Claims (1)
Изобретение относитс к импульсной и цифровой технике и может быть использовано в цифровых автоматических системах контрол , измерени и управлени . Известен частотно-и.мпульсный функциональный генератор, содержащий два генератора опорных частот, выход первого непосредственно, а второго - через управл емый делитель частоты подключены ко входам двоичного умножител , разр дные выходы которого через дешифратор соединены со входами запоминающего устройства, выходы которого подключены ко входам управл емого делител частоты. Работа устройства основана на формировании кода линейного приближени в управл ющем регистре двоичного умножител . По достижении заданных значений кодов срабатывает дешифратор, сигналом которого извлекаетс новый код из запоминающего устройства и тем самым измен етс значение частоты, подаваемой на вход двоичного умножител , а,следовательно, и крутизна изменени выходной частоты во времени. Недостатком данного устройства вл етс его недостаточно высокое быстродействие и сложность. Наиболее близким по технической сущности вл етс частотно-импульсный функциональный генератор, содержащий преобразователь код-частота, выход которого соединен через два счетчика, управл емых кодом, ко входу одного запоминающего устройства и входу реверсивного счетчика, разр дные выходы которого подключены ко входу преобразовател код-частота непосредственно , а ко входу второго запоминающего устройства через дещифратор. Выходы запоминающих устройств соединены с установочными входами счетчиков, управл емых кодом. Работа устройства основана на формировании кода линейного приближени в реверсивном счетчике, при этом выходна частота ступенчато-линейно измен етс (уменьшаетс или увеличиваетс в зависимости от направлени счета реверсивного счетчика). Запоминающие устройства и дещифратор обеспечивают требуемый закон изменени частоты во времени. К недостаткам устройства следует отнести относительно низкую скорость изменени выходной частоты и сложность устройства. Недостатком данного устройства вл етс то, что скорость изменени кода в реверсивном счетчике ограничена двум последовательно включенными управл емыми кодом счетчиками, емкость которых, по соображени м точности, должна быть велика. Целью насто щего изобретени вл етс повышение скорости изменени частоты во времени. . Эта цель достигаетс тем, что в функциональный генератор частоты, содержащий генератор опорной частоты, реверсивный счетчик, выходы которого подключены к управл ющим входам первого управл емого делител частоты, запоминающее устройство, выходы которого соединены с управл ющими входами второго управл емого делител частоты, выход которого подключен ко входу счетчика импульсов, выходы которого через дещифратор подключены к первому входу запоминающего устройства введены триггер, элемент запрета и элемент И, первый вход которого подключен к выходу генератора опорной частоты и ко входу второго управл емого делител частоты, второй вход элемента И соединен с выхо/чом триггера, первый вход триггера подключен к выходу первого управл емого делител частоты, второй вход триггера подключен к выходу второго управл емого делител частоты ко второму входу запоминающего устройства и к первому входу элемента запрета, выход которого соединен со входом реверсивного счетчика, а второй вход элемента запрета подключен к выходу дешифратора, при этом выход элемента И соединен со входом первого управл емого делител частоты. На чертеже представлена структурна схема функционального генератора частоты. Функциональный генератор частоты содержит генератор 1 опорной частоты, эле мент И 2, реверсивный счетчик 3, управл емые делители частоты 4, 5, запоминающее устройство 6, триггер 7 с раздельными входами , элемент запрета 8, счетчик 9 импульсов, дещифратор 10. На чертеже также показана шина «реверс 11 и выходна сетка 12. Генератор работает следующи.м образом. Исходное состо ние элементов таково. Триггер 7 и счетчик 9 обнулены, в реверсивном счетчике 3 и управл емом делителе 4 записано число {п - число разр дов реверсивного счетчика 3 и делител 4), коэффициент делени делител 5, определ емый текущим значением кода запоминающего устройства 6, равен А. Потенциал на щине «реверс таков, что реверсивный счетчик 3 работает на вычитание. Первый же импульс генератора 1 поступает через открытый элемент И 2 на управл емый делитель 4 и вызывает его переполнение . Импульс переполнени устанавливает триггер 7 в состо ние «1,-запреща тем самым, прохождение последующих импульсов генератора 1 через элемент И 2 на управл емый делитель 4. Через А импульсов генератора 1 переполн етс управл емый делитель 5 и импульс переполнени осуществл ет следующие операции: устанавливает триггер 7 в состо ние 0, через открытый элемент запрета 8 вычитает «1 из содержимого реверсивного счетчика 3 и переписывает новое () значение кода в управл е .мый делитель 4, разрешает по управл ющему входу перепись кода из запоминающего устройства 6 в управл емый делитель 5, осуществл ет запись «1 в счетчик 9. На этом заканчиваетс первый цикл работы, длительность которого равна AT о ( То - период следовани импульсов генератора 1). Поскольку в первом цикле на выходе элемента И 2 имел место один импульс , то значение частоты в первом цикле fqj Очевидно, что во второ.м цикле управл емый делитель 4 переполнитс при наступлении двух импульсов генератора 1, в третьем - трех, и i-том - i-импульсов генератора 1. При этом длительность циклов остаетс прежней. Это означает, что среднее значение выходной частоты в этих циклах составл ет соответственно -, f«-fij А f L Т. е. ступенчато-линейно ТоА Ч 1TftA увеличиваетс . Процесс продолжаетс до тех пор, пока число в счетчике 9 не достигнет значени m - наименьшего числа, на которое настроен дешифратор 10. Очевидно, что это произойдет по окончании ш-го цикла. В этом случае элемент запрета 8 блокирует поступление импульса управл емого делител 5 на вход реверсивного счетчика 3, одновременно сигнал дешифратора 10 разрешает запись в управл емый делитель 5 нового значени кода запоминающего устройства 6, при котором коэффициент делени управл емого делител 5 становитс равным В. Очевидно что в (ш -f 1) цикле выходна частота будет равна fe| (m Ч- 1) g-, &(ш + 2) - Ц (m + + 2) и т. д., т° е. начина с (т + 1) цикла крутизна изменени частоты станет другой, определ емой величиной В. Дл получени ступенчато-линейного уменьшени выходной частоты измен етс потенциал на шине «Реверс 11. При прочих равных услови х (максимальное значение выходной частоты, набор возможных значений крутизны изменени частоты, количество узлов аппроксимации) максимальное значение скорости (крутизны) изменени выходной частоты во времени в данном генераторе выше, чем в известном в К+ раз (где К4 - коэффициент делени управл емого делител в известном генераторе ). Формула изобретени Функциональный генератор частоты, содержащий генератор опорной частоты.The invention relates to a pulse and digital technique and can be used in digital automatic control, measurement and control systems. The frequency and pulse function generator is known, containing two reference frequency generators, the output of the first is directly, and the second is controlled by a frequency divider to the inputs of a binary multiplier, the bit outputs of which are connected to the inputs of the memory device, the outputs of which are connected to the inputs controlled frequency divider. The operation of the device is based on the formation of a linear approximation code in the control register of a binary multiplier. Upon reaching the specified code values, the decoder is triggered, the signal of which extracts the new code from the memory device and thereby changes the value of the frequency applied to the input of the binary multiplier, and, consequently, the steepness of the output frequency in time. The disadvantage of this device is its insufficiently high speed and complexity. The closest in technical essence is a frequency-pulse function generator, containing a code-frequency converter, the output of which is connected via two counters controlled by a code, to the input of one memory device and to the input of a reversible counter, the bit outputs of which are connected to the input of the code converter. frequency directly, and to the input of the second storage device through the decyfrater. The memory outputs are connected to the installation inputs of the counters controlled by the code. The operation of the device is based on the formation of a linear approximation code in a reversible counter, with the output frequency varying linearly (it decreases or increases depending on the counting direction of the reversible counter). The memory devices and the decryptor provide the required law of frequency variation over time. The disadvantages of the device include the relatively low rate of change of the output frequency and the complexity of the device. The disadvantage of this device is that the rate of change of the code in a reversible counter is limited by two series-connected code-controlled counters, the capacity of which, for reasons of accuracy, must be large. The purpose of the present invention is to increase the rate of change of frequency over time. . This goal is achieved in that in a functional frequency generator comprising a reference frequency generator, a reversible counter, the outputs of which are connected to the control inputs of the first controlled frequency divider, a memory device, the outputs of which are connected to the control inputs of the second controlled frequency divider, the output of which connected to the input of the pulse counter, the outputs of which are connected through the descrambler to the first input of the memory device, a trigger, a prohibition element and an element And, the first input of which is connected It is connected to the output of the reference frequency generator and to the input of the second controlled frequency divider, the second input of the element I is connected to the output of the trigger, the first input of the trigger is connected to the output of the first controlled frequency divider, the second input of the trigger is connected to the output of the second controlled frequency divider the second input of the storage device and the first input of the prohibition element, the output of which is connected to the input of the reversible counter, and the second input of the prohibition element is connected to the output of the decoder, while the output of the AND element is connected to the input home of the first controllable frequency divider. The drawing shows a structural diagram of a functional frequency generator. Functional frequency generator contains frequency reference generator 1, element 2, reversible counter 3, controlled frequency dividers 4, 5, memory 6, trigger 7 with separate inputs, prohibition element 8, counter 9 pulses, decipher 10. The drawing also tire “reverse 11 and output grid 12” is shown. The generator operates as follows. The initial state of the elements is as follows. Trigger 7 and counter 9 are set to zero, in reversible counter 3 and controlled divider 4 the number {n is the number of digits of the reverse counter 3 and divider 4) is recorded, the division factor of divider 5 determined by the current code value of the storage device 6 is A. Potential on the back, the reverse is such that the reversible counter 3 works on subtraction. The first impulse of the generator 1 goes through the open element I 2 to the controlled divider 4 and causes its overflow. The overflow pulse sets the trigger 7 to the state "1, thereby prohibiting the passage of subsequent pulses of the generator 1 through the AND 2 element to the controlled divider 4. Through the A pulses of the generator 1, the controlled divider 5 overflows and the overflow pulse performs the following operations: sets the trigger 7 to the state 0, through the open prohibition element 8 subtracts "1 from the contents of the reversible counter 3 and rewrites the new () code value into the control divider 4, allows the rewriting of the code from the memory input to the control input its devices 6 to the controlled divider 5, writes "1 to the counter 9. This completes the first cycle of operation, the duration of which is equal to AT o (That is the period of the pulse of the generator 1). Since in the first cycle, a single pulse occurred at the output of element And 2, the frequency value in the first cycle fqj Obviously, in the second cycle, the controlled divider 4 will overflow when two oscillator 1 pulses arrive, in the third - three, and the i-volume - i-pulses of the generator 1. At the same time, the duration of the cycles remains the same. This means that the average value of the output frequency in these cycles is, respectively, -, f "-fij A f L i. That is, stepwise linear TOA × 1TftA increases. The process continues until the number in the counter 9 reaches the value m - the smallest number to which the decoder 10 is set. Obviously, this will happen at the end of the sh-th cycle. In this case, the prohibition element 8 blocks the arrival of the pulse of the controlled divider 5 to the input of the reversible counter 3, and simultaneously the signal from the decoder 10 allows the new code value of the storage device 6 to be written to the controlled divider 5, at which the division factor of the controlled divider 5 becomes equal to B. Obviously that in the (w – f 1) cycle, the output frequency will be equal to fe | (m × 1) g-, & (br + 2) –C (m + + 2), etc., m. e. starting with (m + 1) cycle, the steepness of the frequency change will become different, definable B. To obtain a stepwise linear decrease in the output frequency, the potential on the bus Reverse 11 changes. All other things being equal (the maximum value of the output frequency, the set of possible values of the slope of the frequency change, the number of approximation nodes) the maximum value of the rate (slope) of the output frequencies in time in this generator are higher than in the known K + times (where K4 is the division ratio channeling emogo divider in the known oscillator). Claims of the Invention A function frequency generator comprising a reference frequency generator.
реверсивный счетчик, выходы которого подключены к управл юишм входам первого управл емого делител частоты, запоминающее устройство, выходы которого соединены с управл ющими входами второго управл емого делител частоты, выход которого подключен ко входу счетчика импульсов, выходы которого через дещифратор подключены к первому входу запоминающего устройства , отличающийс тем, что, с целью повышени скорости изменени частоты во времени, в него введены триггер, элемент запрета и элемент И, первый вход которого подключен к выходу генератора опорнойreversible counter, the outputs of which are connected to the control inputs of the first controlled frequency divider, a storage device, the outputs of which are connected to the control inputs of the second controlled frequency divider, the output of which is connected to the input of the pulse counter, the outputs of which are connected to the first input of the memory device through the descrammer , characterized in that, in order to increase the rate of change of frequency over time, a trigger, a prohibition element and an element I are entered into it, the first input of which is connected to the output g generator of reference
частоты и ко входу второго управл емого делител частоты, второй вход элемента И соединен с выходом триггера, первый вход триггера подключен к выходу первого управл емого делител частоты, второй вход триггера подключен к выходу второго управл емого делител частоты, ко второму входу запоминающего устройства и к первому входу элемента запрета, выход которого соединен со входом реверсивного счетчика, а второй вход элемента запрета подключен к выходу дешифратора, при этом выход элемента И соединен со входом управл емого делител частоты. frequency and to the input of the second controlled frequency divider, the second input of the element I is connected to the trigger output, the first input of the trigger is connected to the output of the first controlled frequency divider, the second trigger input is connected to the output of the second controlled frequency divider, to the second memory input and to the first input of the prohibition element, the output of which is connected to the input of the reversible counter, and the second input of the prohibition element is connected to the output of the decoder, while the output of the AND element is often connected to the input of the controlled divider you.