SU455494A1 - Counter with 2 + 1 counting ratio - Google Patents

Counter with 2 + 1 counting ratio

Info

Publication number
SU455494A1
SU455494A1 SU1965466A SU1965466A SU455494A1 SU 455494 A1 SU455494 A1 SU 455494A1 SU 1965466 A SU1965466 A SU 1965466A SU 1965466 A SU1965466 A SU 1965466A SU 455494 A1 SU455494 A1 SU 455494A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
trigger
counting
output
Prior art date
Application number
SU1965466A
Other languages
Russian (ru)
Inventor
Алексендр Васильевич Шанин
Original Assignee
Предприятие П/Я Р-6324
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6324 filed Critical Предприятие П/Я Р-6324
Priority to SU1965466A priority Critical patent/SU455494A1/en
Application granted granted Critical
Publication of SU455494A1 publication Critical patent/SU455494A1/en

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Description

1one

Изобретение относитс  к области цифровой техники и может использоватьс  в цифровых сиптезатора.ч частоты.The invention relates to the field of digital technology and can be used in a digital diagnostic tool. Frequencies.

Известен счетчик с коэффициентом счета 2 + 1, содержащий схему блокировки, выход которой соединен с входом «-разр дного двоичиого счетчика на 1посл едовательно соединенных счетных триггерах, выходами подключенных к входам управл ющего дешифратора, дополнительный счетный триггер, один из выходов которого соединен с управл ющим входом схемы блокировки, входом соединенной с входом инвертора и входной щиной.A counter with a counting factor of 2 + 1 is known, containing a blocking circuit, the output of which is connected to the input of a “-disable binary counter on 1 subsequently connected counting triggers, outputs connected to the inputs of the control decoder, an additional counting trigger, one of the outputs of which is connected to the control the input of the blocking circuit, the input connected to the input of the inverter and the input thickness.

Целью изобретени   вл етс  повышение быстродействи .The aim of the invention is to increase speed.

Дл  этого в предлагаемом счетчике выход инвертора соединен с опращивающим входом упра1вл ющего дешифратора, выход которого подключен к счетному входу дополнительного счетного триггера, другим выходом соединенного с единичными установочными входами счетных триггеров «-разр дного двоичj;oro счетчика.To do this, in the proposed counter, the output of the inverter is connected to the control input of the control decoder, the output of which is connected to the counting input of an additional counting trigger, another output connected to the unit installation inputs of the counting trigger "-disk binary; oro counter.

На фиг. 1 представлена блок-схема предлагаемого счетчика; на фиг. 2 -временна  диаграмма работы счетчика.FIG. 1 shows the block diagram of the proposed counter; in fig. 2-time diagram of the counter.

Счетчик содержит схему блокировки 1, празр диый двоичный счетчик 2, управл ющий дешифратор 3, дополнительный счетный триггер 4, инвертор 5.The counter contains a blocking circuit 1, a valid binary counter 2, a control decoder 3, an additional counting trigger 4, an inverter 5.

Счетчик работает следующим образом. В исходном состо нии все счетные триггеры счетчика 2 наход тс  в состо  .ши «О. При этом на управл ющем входе схемы блокиров .. ки / присутствует единичный потенциал с нулевого выхода дополнительного счетного триггера 4; на единичные установочные входы счетчика 2 подаетс  «нулевой иотсициал с единичного илеча триггера 4, который неThe counter works as follows. In the initial state, all counting triggers of counter 2 are in the state "O. At the same time at the control input of the blocking circuit. Ki / there is a single potential from the zero output of the additional counting trigger 4; On the single installation inputs of the counter 2, a "zero zero" is applied from the single trigger of trigger 4, which is not

Q вли ет на состо ние триггеров счетчика 2.Q affects the trigger status of counter 2.

Поступающие на вход схемы блокировки / и.мпульсы входной частоты проход т на счетный вход и-разр дного счетчика 2. Заполнепие счетчика происходит до тех пор, пока все егоThe input locking circuits (Ii) of the input frequency are passed to the counting input of the i-bit counter 2. The counter is filled until all its

5 триггеры не вернутс  в состо ние «1, что происходит после лрихода ()-го импульса входной частоты, устанавливающего в состо ние «1 первый триггер счетчика 2. На опрашивающий вход дешифратора 3 поступают импульсы входной частоты, проинвертированные инвертором 5.5 triggers do not return to state "1", which occurs after the first () input pulse frequency setting to state "1 first trigger of counter 2. The polling input of the decoder 3 receives the input frequency pulses inverted by inverter 5.

По окончании ()-го имнульса входной частоты на входах управл ющего дешифратора , соединенных с единичными выходами счет ,5 иых триггеров счетчика 2, формируютс  «единичные потенциалы, разрешающие опрос дешифратора 3. Пауза между ()-м и импульсами (см. фиг. 2), проход  через инвертор 5, опрашивает дешифратор 3, проходит через него и передним фронтом устанавливаетAt the end of the input frequency () pulse at the inputs of the control decoder connected to the single outputs of the count, the 5th triggers of the counter 2, the "single potentials resolving the request of the decoder 3 are generated. A pause between the () -m and pulses (see Fig. 2), the passage through the inverter 5, interrogates the decoder 3, passes through it and sets the front edge

дополнительный счетный триггер 4 в состо ние «1.additional counting trigger 4 in the state "1.

При этом «нулевой потенциал с нулевого выхода триггера 4 закрывает схему блокировки /, а «единичный потенциал с единичного плеча триггера 4 подтверждает состо щие триггеров  -разр дного очетчика, блокиру  их от случайного срабатывани .At the same time, the "zero potential from the zero output of the trigger 4 closes the blocking circuit I, and the" single potential from the single arm of the trigger 4 confirms the state triggers of the discharge meter, blocking them from an accidental operation.

Имлульс 2 не измен ет состо ни  счетчика 2, так как на управл ющем входе схемы блокировки 1 -присутствует сигнал запрета с выхода триггера 4.Impulse 2 does not change the state of counter 2, since at the control input of blocking circuit 1 there is a prohibition signal from the output of trigger 4.

Пауза между и ()-м импульсами, пройд  через дешифрато1р 3, переключает дополщительный счетный триггер 4, при этом снимаетс  блокировка с единичных установочных входов «-разр дного счетчика 2 и запрет с управл ющего входа схемы бло1кир0)вки 1.The pause between and () th pulses, passed through decoder 3, switches the additional counting trigger 4, while blocking is removed from the single setting inputs of the "-discharge counter 2 and the prohibition from the control input of the block 1).

Импульс проходит через открытую схему блокировки / и обнул ет триггеры счетчика 2.The impulse passes through the open interlock circuit / and zeroes the triggers of counter 2.

Затем цикл работы счетчика повтор етс .Then the cycle of the counter is repeated.

Период выходного сигнала, снимаемого сThe period of the output signal taken from

единичного илеча /г-го счетного триггера счетчика 2, равен () периодам входной носледовательности счетных имтгульсов.of a single Ilek / rth counting trigger of counter 2, is equal to () the periods of the input sequence of countable imtguls.

Предмет изобретени Subject invention

Счетчик с коэффициентом счета , содержащий с.хему блокировки, выход которой соединен с входом п-разр дного двончного счетчика на последовательно соединенныхA counter with a counting coefficient containing a blocking circuit, the output of which is connected to the input of an n-bit double counter on series-connected

счетных триггерах, выходами подключенных к входам унравл ющего дешифратора, дополнительный счетный триггер, один из входов которого соедине-н с управл ющим входом схе .мы блокировки, входом соединенной с входомcounting triggers, outputs connected to the inputs of an equiphering decoder, an additional counting trigger, one of the inputs of which is connected to the control input of the blocking circuit, the input connected to the input

инвертора и входной шиной, отличающийс  тем, что, с целью повышени  быстродействи , выход инвертора соедннен с опрашнвающнм в.ходом управл ющего дешифратора, выход которого подключен к счетному входу догюлнительного счетного триггера, другим входом соединенного с единичными установоч1 ыми входами счетных триггеров л-разр дного двоичного счетчика.an inverter and an input bus, characterized in that, in order to improve speed, the output of the inverter is connected to the control input decoder input, the output of which is connected to the counting input of the smart counting trigger, another input connected to the unit set inputs of the counting trigger, one binary counter.

2 3 ff 5 8 7 В 9 W i1 12 13 1 15 16 2 3 ff 5 8 7 V 9 W i1 12 13 1 15 16

- лшшп иш гтгишлВыход 1 -первого ,разр дй-.- lshshp ish gtgishlExit 1 first, bit dy-.

Выход Output

второгсsecond week

разр да raz da

1 3 Ч 5 6 7 8 ВыхоЗ wSepmopaS1 3 H 5 6 7 8 VyhoZ wSepmopaS

Выход дешиф- - ратора 3Output decoder- - rator 3

Выход 1 триггераOutput 1 trigger

Выход ОOutput O

.триггера .trigger

Выход Output

juuifUF LJumrumnub см мы 1juuifUF LJumrumnub see we 1

 лl

L 3 W И 12 13 1J+ 15 18 jinjinjuiruL 3 W AND 12 13 1J + 15 18 jinjinjuiru

SU1965466A 1973-10-23 1973-10-23 Counter with 2 + 1 counting ratio SU455494A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1965466A SU455494A1 (en) 1973-10-23 1973-10-23 Counter with 2 + 1 counting ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1965466A SU455494A1 (en) 1973-10-23 1973-10-23 Counter with 2 + 1 counting ratio

Publications (1)

Publication Number Publication Date
SU455494A1 true SU455494A1 (en) 1974-12-30

Family

ID=20566298

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1965466A SU455494A1 (en) 1973-10-23 1973-10-23 Counter with 2 + 1 counting ratio

Country Status (1)

Country Link
SU (1) SU455494A1 (en)

Similar Documents

Publication Publication Date Title
SU455494A1 (en) Counter with 2 + 1 counting ratio
SU1056467A1 (en) Pulse repetition frequency divider with variable division ratio
SU750708A1 (en) Digital infra-low frequency generator
SU409385A1 (en)
SU447850A1 (en) Pulse counter
SU1280610A1 (en) Device for comparing numbers
SU758490A1 (en) Functional frequency generator
SU426326A1 (en) FREQUENER DELIVER tkmh S PlliJ ^.? ^ '* = - 5Tr | »fim
SU1439747A1 (en) Device for convolution of number code by modulus
SU437229A1 (en) Frequency divider
SU510785A1 (en) Counting device with a conversion factor not equal to 2
SU1247773A1 (en) Device for measuring frequency
SU1270887A1 (en) Generator of difference frequency of pulse sequences
SU839066A1 (en) Repetition rate scaler
SU1420648A1 (en) Shaper of pulse trains
SU436359A1 (en)
SU886238A1 (en) Time interval-to-digital code converter
SU391744A1 (en) COUNTER
SU408266A1 (en) In P
SU1100721A1 (en) Device for delaying rectangular pulses
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU499673A1 (en) Pulse Frequency Multiplier
SU425337A1 (en) DEVICE FOR ALLOCATION OF A SINGLE PULSE \
SU921094A1 (en) Decimal counter
SU379057A1 (en) DEVICE FOR THE FORMATION OF CONTROL DISCHARGE COUNTER