Claims (2)
Цепь изобретени - упрощение процесса перестройки. Поставленна цепь достигаетс тем, что в селектор импульсов, содержащий входной элемент И, первьй вход которого соединен с выходом генератора импульсов , а второй вход подключен к выходу R5-триггера, 5 -вход которого через формирователь импульсов соединен с вход ной шиной, входом второго формировател импульсов и первым входом элемента И, второй вход которого через элемент задержки соединен с выходом второго формировател импульсов, а выход через третий формирователь импульсов соединен с Первым входом выходного элемента И, R -входомRS-триггера и R -входом счетчика импульсов, счетный вход которого подключен к выходу входного элемента И, введены блок элементов 2 ИИЛИ и блок установки временных интервалов , первьй вход которого подключен к инверсному выходу RS-триггера, остальные входы подключены к шинам сигналов управлени , а выходы соединены с первой группой входов блсжа элементов 2 И-ИЛИ, втора группа входов которого соединена с выходами счетчика импульсо причем, выходы блока элементов 2 И-ИЛ соединены с дополнительными входами выходного элемента И. На чертеже приведена структурна схема предлагаемого селектора. I Селектор содержит генератор 1 импульсов , входной элемент 2 И-ИЛИ, триггер 3, формирователь 4-6 импульсов элемент 7 задержки, элемент 8 И, счетчик 9, выходной элемент 10 И, блок 11 элементов 2 И-ИЛИ, блок 12 установки временньк интервалов. Селектируемый сигнал подан на входную шину 13, на шины 14-16 поданы сигналы упрешлени . Блок установки временньос интервалсю состоит из блока 17 элемент И, регис ра 18, элемента 19 ИЛИ,:элемента 20 И, формировател 21 импульсов н злемента 22 задержки. Селектор работает следующим образом ./ В исходном положении триггер 3 и счетчик 9 в нулевом состо нии. Перед началом работы на шины 14-16 подаетс параллельный двоичньй код, при этом на выходе элемента 19 по вл етс сигна и, так как элемент 20 по второму входу открыт, то на его вькоде по вл етс сиг нал, запускающий формирователь 21, импульс с выхода которого сбрасывает в нулевое состо ние регистр 18 и запускает элемент 22, длительность задержки которого выбираетс больше времени пер 93 8 броса регистра 18 в нулевое состо ние. Импульс с выхода элемента 22, поступа на вторые входы элементов И блока 17, пропускает на их выходы код, наход щийс на шинах 14-16, этот код записьшаетс в регистр 18 и с его выходов поступает на вторые входы блока 12, определ тем; самьш величину селектируемой длительности входного импульса сел.,-( сел селектируема длительность входного импульса, t, период импульсов генератора 1; N - число , двоичный код которого записан в регистре 18;u Q| - длительность задержки элемента При по влении на шине 13 импульса формирователь 4 выдает импульс, соответствующий переднему фронту выходного и перевод щий триггер 3 в единичное состо ние . При этом закрываетс элемент .20 и до возвращени триггера 3 в нулевое состо ние невозможна запись нового кода в регистр 18. Одновременно открываетс элемент 2 и импульсы генератора 1 начинают поступать на счетчик 9. Идет преобразование длительности входного импульса в двоичный код. В момент окончани входного импульса формирователь 5 выдает импульс, соответствующий заднему фронту входного импульса и поступающий на вход элемента 7. Через врем задержки импульс с выхода элемента 7 проходит через открытый элемент 8 на вход формировател 6, который формирует его по длительности и выдает на вход элемента 1Q, и если коды на первых и вторых входах блока 11 совпадают, то на его выходе и вькоде элемента 10 по вл етс импульс, свидетельствующий о Том, что прин т импульс, имеющий aajEiairayto длительность. По окончании импупьса с формсфовател 6, его задним фр(М1Том сбрасываютс в нулевое состо кие -триггер 3 н счетчик 9. В блоке 11 элементы 2 И-ИЛИ провер ют совпадение отдельных соответстаующвх разр дов кодов, записанных в счетчике 9 и регистре 18. Если все разр ды кодов одинаковы, то на выходах всех элементов 2 И -ИЛИ будут сигналы и тогда, при по влении импульса на вхоДЭ элемента 1О, срабатывает элемент 10, прсюер ющий совпадение всех разр дов кодов. Если во вхошом импульсе произойдет разрыв из-за де1(стви помехи, меньшей по длительности установленной величины, определ емой длительностью задержки элемента 7, то импульс с выхода формироватеп 5 после задержки по витс на выходе элемента 7, когда на шине 13 окончитс разрыв и элемент 8 будет закрыт . Следовательно, такой разрьш не будет восприн т как окончание импульса Только в том случае, если разрыв по длительности будет больше установленной величины, импульс с выхода элемента 7 поступит на открытый элемент 8 и с его выхода на формирователь 6 и далее в блок 12 и на триггер 3 и счетчик 9. При необходимости изменить значение селектируемой длительности на входные шины 14-16 подаетс двоичный код новой длительности, который, еслн триггер 3 в нулевом состо нии, записываетс в ретмгстр 18, описанным выше пор дком. Введение блока 11 и блока 12 позвол ет оперативно в нужный MCAieHT аменить значение селектируемдй Алвтедьности . Формула изобретени Селектор импульсов, содержащий вхоа ной элемент И, первый вход которого , соединен с выходом генератора вмпул сов, а второй вход подключен к выходу R5-триггера, S -вход которого через форм1фователь импульсов соединен с входной шиной, входом второго формиров тел импульсов и первым входом элемен- та И, второй вход которого через эле- : мент задержки соединен с выходом вто рого формировател импульсов, а выход через третий формирователь импульсов соединен с первым входом выходного элемента И, R -входом R5-триггера и -входом счетчика импульсов, счео ый вход которого подключен к выходу ВХОАного элемента И, отличающий с тем, что, с целью упрощени nepeciv. ройкв устройства, в него введены блок элементов 2 и блок устансмвкк временных интервалов, первый вход которого подключен к инверсному выходу RS-триггера, остальные входы водкт. чены к шинам сигналов управлени , а выходы соединены с первой труппой входсма блока элементов 2 И-ИЛИ, вто ра группа входов которого соединена с выходами счетчиков импульсов, причем блока элементов 2 И-ИЛИ сое- дшюны с дополнительными входами выходного элемента И.. Источники информации, прин тые во внимание при экспертизе, 1. Авторское свидетельство СССР № 451186, кл. Н 03 К 5/19. 14.04.72. . The circuit of the invention is to simplify the process of restructuring. The delivered circuit is achieved in that the pulse selector containing the input element I, the first input of which is connected to the output of the pulse generator, and the second input is connected to the output of the R5 flip-flop, the 5th input of which is connected to the input bus through the pulse shaper pulses and the first input element And, the second input of which through the delay element is connected to the output of the second pulse shaper, and the output through the third pulse shaper is connected to the First input of the output element And, R - input RS-trig The Era and R input of the pulse counter, the counting input of which is connected to the output of the input element I, entered the block of elements 2 OR, and the block for setting the time intervals, the first input of which is connected to the inverse output of the RS flip-flop, the other inputs are connected to the control signal buses, and the outputs connected to the first group of inputs of BLSJ elements 2 AND-OR, the second group of inputs of which are connected to the outputs of the pulse counter; moreover, the outputs of the block of elements 2 AND-IL are connected to additional inputs of the output element I. ukturna diagram of the selector. I The selector contains a generator of 1 pulses, input element 2 AND-OR, trigger 3, shaper 4-6 pulses delay element 7, element 8 AND, counter 9, output element 10 AND, block 11 elements 2 AND-OR, block 12 of setting time intervals. The selectable signal is fed to the input bus 13, and to the buses 14–16, the suppression signals are given. The installation unit of the time interval consists of the block 17 AND element, the register 18, the element 19 OR,: the element 20 AND, the driver 21 pulses and the delay element 22. The selector works as follows ./ In the initial position, trigger 3 and counter 9 in the zero state. Before starting work, a parallel binary code is applied to buses 14–16, and a signal appears at the output of element 19, and since element 20 is open at the second input, a signal appears on its code that starts driver 21, pulse c the output of which resets the register 18 to the zero state and starts the element 22, the delay time of which is chosen longer than the time of the first 93 8 throw of the register 18 to the zero state. The pulse from the output of the element 22, entering the second inputs of the elements And block 17, passes the code on the buses 14-16 to their outputs, this code is written to the register 18 and from its outputs goes to the second inputs of the block 12, determined by; The value of the selected input pulse duration in the village, - (the selected input pulse duration, t, the generator pulse period 1; N is the number whose binary code is recorded in register 18; u Q | is the element delay time When a bus appears on the pulse 13 shaper 4 emits a pulse corresponding to the leading edge of the output and translating trigger 3 into one state, at which time element .20 is closed and before returning trigger 3 to the zero state, it is impossible to write a new code to register 18. At the same time element 2 and generator 1 pulses begin to flow into counter 9. The input pulse duration is converted into a binary code. At the time of the end of the input pulse, the shaper 5 outputs a pulse corresponding to the trailing edge of the input pulse and the input element 7. 7 passes through the open element 8 to the input of the imager 6, which forms it in duration and outputs the input element 1Q, and if the codes on the first and second inputs of block 11 are the same, then on its output and in the code ment 10 is of a pulse indicating that the received pulse having a duration aajEiairayto. At the end of the immersion with the form-breaker 6, its rear fr (M1Tom resets to zero state - trigger 3 n counter 9. In block 11, elements AND-OR 2 check the coincidence of the individual corresponding bits of the codes recorded in counter 9 and register 18. If all bits of the codes are the same, then at the outputs of all elements 2 AND –IL there will be signals and then, when a pulse appears on the input EHO of element 1O, element 10 is activated, prompting a coincidence of all bits of the codes.If there is a discontinuity due to de1 (interferences of lesser duration the pulse value determined by the duration of the delay of element 7, then the pulse from the output of the formative 5 after the delay on the output of the element 7, when the bus terminates the gap and the element 8 is closed.Therefore, such a rupture will not be perceived as the end of the pulse If the gap in duration is greater than the set value, the pulse from the output of element 7 will go to the open element 8 and from its output to the shaper 6 and further to block 12 and to the trigger 3 and the counter 9. If necessary, change the value of breeding the duration of the input buses 14–16 is supplied with the binary code of the new duration, which, if the trigger 3 is in the zero state, is recorded in the register 18, in the order described above. The introduction of block 11 and block 12 allows promptly changing the selectable Alness to the desired MCAieHT. Claims of Invention A pulse selector containing an input element I, the first input of which is connected to the output of a voltage generator, and the second input is connected to the output of an R5 flip-flop, S-input of which is connected to the input bus through the pulse generator, the input of the second pulse body form and the first input of the element I, the second input of which through the delay element is connected to the output of the second pulse driver, and the output through the third pulse driver is connected to the first input of the output element AND, R - the R5 trigger input and the - account input pulses, whose network input is connected to the output of the VCHOA element AND, distinguished so that, in order to simplify nepeciv. roykv device, it entered the block of elements 2 and the usnsmkvk unit of time intervals, the first input of which is connected to the inverse output of the RS flip-flop, the remaining inputs are connected. control signals, and the outputs are connected to the first group of inputs of the block of elements 2 AND-OR, the second group of inputs of which is connected to the outputs of pulse counters, and the block of elements 2 AND-OR connectors with additional inputs of the output element AND .. Sources information taken into account in the examination, 1. USSR Author's Certificate No. 451186, cl. H 03 K 5/19. 04.14.72. .
2. Авторское свидетельство СССР N 54О365, кл. Н 03 К 5/19, 11.11.75.2. USSR author's certificate N 54О365, cl. H 03 K 5/19, 11.11.75.