SU760113A1

SU760113A1 - Синусно-косинусный преобразователь 1

Info

Publication number: SU760113A1
Application number: SU782580337A
Authority: SU
Inventors: Igor V Korelov; Ivan A Petrusenko; Petr P Fomin
Original assignee: Igor V Korelov; Ivan A Petrusenko; Petr P Fomin
Priority date: 1978-02-13
Filing date: 1978-02-13
Publication date: 1980-08-30

Description

Изобретение относится к области.автоматики и вычислительной техники и может быть использовано в специализированных цифровых вычислителях.

Известно устройство, содержащее 5 кодовый регистр, блок управления, память и сумматоры [1].

Недостатком известного устройства является ограниченное быстродействие. 'θ

Наиболее близок по технической сущности к изобретению преобразователь, содержащий интерполятор, вход’ которого соединен с младшими разрядами кодового регистра, 'генератор. ' 15

меандра, коммутаторы, шифраторы и сумматоры 12].

К недостаткам этого преобразователя относятся его сложность и недостаточное быстродействие. 20

Цель изобретения - повышение быстродействия и упрощение устройства.

Поставленная цель достигается тем, что в синусно-косинусный преобраэова-_ тель, содержащий интерполятор, вход 25 которого подключен к выходам, младших разрядов кодового регистра, введены формирователи приращений по числу старших разрядов кодового регистра, причем выходы старших разрядов кодо- 30

2

вого регистра подключены соответственно к управляющим входам формирователей приращений, первый и второй выходы , -го формирователя приращений соединены;.- с первым и вторым входами ( ί + ( ) -го (формирователя приращенйй, первый и второй выходы интерполятора подключены соответственно к первому и второму входам первого формирователя приращений, а выходы последнего формирователя приращений к выходам преобразователя.

Каждый формирователь приращений содержит сумматоры нечетных и четных приращений, первые входы которых соединены через матричный сумматор с первым входом формирователя, управляющий вход которого подключен к первым входам первого и второго элементов И, вторые входа которых соединены со вторым входом формирователя, выходы элементов И подключены соответственно ко вторым входам сумматоров нечетных и четных приращений, выходы которых соответственно соединены с первым и вторым выходами формирователя.

На фиг. 1 представлена блок-схема преобразователя? на фиг. 2 - эпюры изменения эквивалентных величин выходных сигналов интерполятора; на’

3

760113

4

Фиг. 3, 4"- примеры построения'-О'хемы ₍интерполятора соответственно в случае' представления аргумента в виде двоичного рефлективного и двоичного позиционного кодов? на .фиг. 5 - упрощенные эпюры итерационного процесса ИЭ' менения величин на выходах функциональных узлов преобразователя.

Преобразователь (фиг, 1) содержит' кодовый регистр 1, интерполятор 2, формирователи 3, 4, 5 приращений, ,' включающие в себя матричный сумматор ’θ 6, сумматоры 7 и 8 нечетных й четных приращений, элементы И 9, 10.

Преобразователь работает следующим образом. .

. Масштабы значений преобразуемого 15 кода х^(а) и результирующих· функций

х (ά) , ί₂*- εο5 γ х (а) опрёдеСены таким образом, что угол в рад · максимальное значение функции ^макс ^{= 1} соответствуют 2^П единицам 20 дискретности, Число Ё младших разрядов кодового регистра, образующих .интервал линейной интерполяции, опреде-. ляется с учетом того, чтобы ошибка интерполяции не превосходила одного кванта дискретизации значений функции 8 = 2-".

На фиг. 3 и 4 обозначены одноразрядные сумматоры 11, элементы НЕ 12, α₄, а₂, ^аг> ~ двоичные переменные в разрядах рефлективного двоичного ко- 30 да в порядке их возрастания, а_о значение Двоичной переменной в дополнительном младшем разряде кода, аналогично через оС_а, ос_л , <х₂, οί_&(οί₄,

) обозначены переменные и 35

лос инверсий в' разрядах позиционного , двоичного кода. В сумматорах 11 осуществляется суммирование помодулю I "2. Код чётной треугольной функции Т(а) получается путем инверсии эле- до ментами НЕ 12 значений οί.,, ос₂, <х _э в _;разрядах нечетной треугольной функции Т (а), кроме дополнительного младшего разряда кода. ₎

С первого выхода интерполятора 2 снимается код нечетной треугольной функции Т(а), которая на первом линейном участке интерполяции изменяется в фазе с изменением ко;да аргумента (фиг. 2) > со вто- « рого выхода интерполятора поступа-' 50 ёт кед смещенной на полпериода чётной, треугольной функции Т(а) ( фиг. 2, 3,

4). При этом на обоих выходах реализу; ется дополнйтельный младший разряд кода (фиг. 3, 4) с весом {8= 2^-ίηΜ1 » 55

что позволяет усреднить ошибку квантоу вания треугольных функций (фиг. 2).

Сформированные на нечетном и четном выходах интерполятора 2 функции 60 Ύ(α) , Т (а) поступают н'а^№Швейй^^|в: о'й'ёрацйонйые входы первого формирователя 3, в котором осуществляется ’ вычисление приращений заданных функ·

•ций на втором шаге итерации. 65

Итерационный процесс вычисления функций реализуется таким образом,, что значение приращений синуса (косинуса) вычисляемые в формирователях '3, 4, 5~ в процессе очередной ’ итерации, находятся в результате умножения на заданный коэффициент $_к в сумматоре 6 значений нечетной составляющей > аппроксимирующей функции, полученной в течение предыдущей итерации, и сложения этой величины с удвоенными значениями четной составляющей, поступающей со смещением влево на один разряд на сумматоры 7 и 8 через элементы И 9 и 10 в течение промежутка, который определяется в зависимости от значения двоичной переменной (а^, а₅ , ά₆) в данном разряде рефлективного кода (фиг. 5). Изменение двоичных переменных в структуре этого кода соот.ветствует порядку суммирования нечетных и четных составляющих аппроксимирующих функций в процессе осуществления очередной итераций (фиг. 5).

Максимальное значение функций Т(а), (а), получаемое в интерполяторе и формирователях приращений, соответствует точкам многократного деления на 2 заданного промежутка ' изменения аргумента^[0,] (фиг. 5). Значения функции з)η X в этих точках определяют .соотношение масштабов между соседними аппроксимирующими функциями

макс

'^^Э^макс

Пад)

макс

(а^мснкс Р(°4) макс

Т*(о) ма кс

-Ζ4 ,4

-^52005(,-2-)-2^

^3ί^.₂οο^^)._2ι;·

5<П

(и

8

⁵'" Е

С увеличением числа разрядов преобразуемого кодакустановленные коэфеициенты, определяющие соотношение г ежду аппроксимирующими функциями, остаются без изменения, изменяется только количество этих коэффициентов, которое равно количеству формирователей.

В результате выполнения последней итерации в формирователе 5 на выходах

преобразователя получаются искомые____'

значения функций синуса и косинуса, вычисленные с точностью, определяемой числом разрядов аргумента. ' ,

_ Изобретение позволяет повысить быстродействие вдвое по сравнению с ·

прототипом и уменьшить объем изпользуемой аппаратуры.

Claims

Формула изобретения

I. Синусно-косинусный преобразова тель, содержащий интерполятор, вход

5

760113

6

'которого подключен к выходам младшйх разрядов кодового регистра, отлич а ю ад и й с я тем, что, с целью повышения быстродействия, и упрощения устройства, преобразователь содержит,формирователи приращений по » числу (старших разрядов кодового регистра, причем выходы старших разрядов кодового регистра подключены соответственно к управляющим входам формирователей приращений, первый и второй выходы ι -го формирователя прираще·’⁰ний соединены с первым и вторым входами (ΐ + 1)-го формирователя приращений, первый и второй выходы интерполятора подключены соответственно к первому и второму входам первого 15 формирователя приращений, выходы .(последнего формирователя приращений соединены с выходами преобразователя, 2. Преобразователь по п.1, от

формирователь приращений содержит сумматоры нечетных и четных Приращений, первые входы которых соединены через матричный сумматор с первым входом формирователя, управляющий вход которого подключен к первым входам первого и второго элементов И, вторые входы которых соединены со вторым входом формирователя, выходы элементов |И подключены соответственно ко вторым входам сумматора нечетных и четных приращений, 'выходы которых соответственно соединены с первым и вторым выходами формирователя.