SU746731A1 - Посто нное запоминающее устройство - Google Patents

Description

(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к области вычислительной техники и предназначено дл  многократной записи, хранени  и многоразового считывани  информации произвольно большого объема.

Известно посто нное запоминающее устройство (ПЗУ), содержащее накопитель, построенный на элементах на халькогенидных стеклах, и дешифратор-формирователь, выходы которого соединены со входами накопител  1.

Недостатками устройства  вл ютс  необходимость перестройки функциональной схемы при увеличении емкости накопител , что требует введени  внешних устройств коммутации выходных выводов ИМС и формировани  по величине и длительности информационных сигналов при записи программы в накопитель, а также значительна  потребл ема  мощность.

Наиболее близким по технической сущности к изобретению  вл етс  ПЗУ, содержащее матричный накопитель, первые входы которого соединены свыходами входного дешифратора, а также выходной усилитель и выходной дешифратор 2.

Недостатками ПЗУ  вл ютс  одноразовое программирование и высока  мощность потреблени  на единицу информации, особенно Б режиме записи, что ухудшает температурный режим кристалла, накладывает повышенньЧе требовани  на размеры элементов , изол цию между ними и усложн ет технологию изготовлени  кристалла, а также длительное врем  программировани .

Цель изобретени  заключаетс  в повышении быстродействи  ПЗУ и его надеж10 ности.

Поставленна  цель достигаетс  тем, что в ПЗУ, содержащее накопитель, первые входы которого подключены к выходам входного дешифратора, выходной дешифратор и блок выходных усилителей, введены ком15 мутатор тактовых сигналов разр дный формирователь , блок задани  режимов записи и считывани , дополнительный дешифратор, селектор считываемого слова и формирователь информационных сигналов, выходы которого 20 подключены ко вторым входам накопител , входы формировател  информационных сигналов соединены с соответствующими входами дополнительного дешифратора, выходного дешифратора и с первым и вторым выходами блока задани  режимов записи и считывани , третий выход которого через разр дный формирователь подключен к третьим входам накопител  и ко входу селектора считываемого слова, выходы которого соединены с соответствующими входами блока выходных усилителей. Выходы дополнительного дешифратора подключены к соответствующим входам разр дного формировател , выходы выходного дешифратора - к соответствующим входам селектора считываемого слова, а четвертый выход блока задани  режимов записи и считывани  через коммутатор тактовых сигналов - к одному из входов входного дешифратора.

Структурна  схема предлагаемого программируемого ПЗУ изображена на чертеже.

Первые входы накопител  1 соединены с выходами входного дешифратора 2, вторые - с выходами-формировател  информаДйонйы: сигналов 3, ко входам которого ггодсоединены два выхода блока задани  режимов записи и считывани  4, входы выходного Дешифратора 5 и входы доцолнительHbfp дешифратора 6. Третьи входы накопител  1 соединены с выходами разр дного формировател  7 и со входами селектора считываемого слова 8. Выходы дешифратора 5 подсоединены ко входам селектора 8.

Выходы селектора 8 подключены ко входам блока выходных усилителей 9, выходы которого объединены со входами дешифратора 6. Выходы дешифратора 6 соединены со входами формировател  7, ко второму входу которого подключен третий выход блока задаии  режимов записи и считывани  4 четвертый выход которого св зан со входом коммутатора тактовых сигналов 10, выход которого подключен к соответствующему входу дешифратора 2. Предлагаемое ПЗУ работает в режимах записи и считывани  информации , а также обеспечивает хранение записанной информации как угодно долго при отключении тока питани .

Приход сигнала логического «О на вход «Р блока задани  режимов записи и считывани  4 определ ет переход ПЗУ в режим записи информации. Выходной сигнал блока 4 блокирует передачу импульсов синхронизации от входа CI на дешифратор 2 в коммутатор тактовых сигналов 10. Одновременно блок 4 вырабатывает сигнал дл  подготовки к режиму записи дешифратора 6, формировател  3, а также сигнал запрета адресной выборки слов дешифратором 5, чем перекрываетс  канал прохождени  информационного сигнала с накопител  1 через селектор 8 и блок выходных усилителей 9. На выходах блока усилителей 9 устанавливаютс  в этим случае потенциалы логической единицы, что необходимо дл  функционировани  дешифратора 6, входы которого объединены с выходами блока 9.

Поступающий на входы АО-A3 дешифратора 2 сигнал преобразуетс  в адресный

код, возбуждающий одну из строк накопител  1. Адресный сигнал выборки разр да подаетс  на входы дешифратора 6 через выводы ВО-ВЗ и далее управл ет формирователем 7, осуществл ющим выбор разр да накопител  1, в который будет внесена информаци , приход ща  на вход И блока 4. Одновременно блок 4 вырабатываетс  сигнал, поступающий на формирователь 3 дл  формировани  из импульса С2 импульса тока, по длительности соответствующего записываемой в  чейку накопител  информации: короткий импульс при записи «1 и длинный при записи «О.

Дл  записи информации в накопитель необходимы нормированный по амплитуде и времени действи  ток записи, соответствующий записываемой информации и сочетание входных сигналов, определ ющих режим записи ПЗУ, и адреса соответствующих  чеек накопител .

Поступление входного сигнала «1 на вход блока 4 переводит ПЗУ в режим считывани  с отключением блоков и цепей, участвующих только при записи информации .

Управл ющий сигнал с блока 4 запрещает прохождение сигнала с дешифратора б на формирователь 7 и отключает накопитель 1 от токозадающих цепей блока 4 дл  предупреждени  процесса ложной записи информации. Одновременно разрешаетс  работа дешифратора 5, управл ющего цеп ми считывани  информации (селектором считываемого слова 8, блоком выходных усилителей 9) и блокируетс  формирователь 3.

В режиме считывани  работа устройства определ етс  тактовым сигналом С1, который формируетс  коммутатором 10. Адресный код, поступающий на входы АО-A3 дешифратора 2, преобразуетс  дешифратором и за врем  действи  синхроимпульса С1, которое значительно короче времени записи информации, возбуждает определенную строку накопител  1. Отсутствие синхросигнала CI запрещает адресную выборку строки накопител . Входной код по входам А4-А5 дешифратора 5 вырабатывает адресный код выборки селектором 8 иеобходимых разр дов считываемого слова с возбужденной строки накопител .

Считанное слово поступает на усилитель 9 и в параллельном коде на выходы ПЗУ ВО-ВЗ. Динамическое считывание слова информации осуществл етс  только за врем  действи  синхроимпульса CI и обусловлено структурой и режимом работы запоминающих  чеек накопител .

Функциональн  схема ПЗУ универсальна по своей структуре построени  и допускает сколь угодно большое увеличение емкости ПЗУ и разр дности считываемого слова без изменени  функциональной схемы. Построение накопител  на запоминающих

элементах на халькогенндных стеклах обеспечивает большое число повторных записей и считывани  информации с длительным хранением ее при отключении питани  ПЗУ.

Предварительна  подготовка при считывании информации нужного адреса входным дешифратором и выборкой его с приходом синхроимпульса CI обеспечивает повышение быстродействи  ПЗУ.

Введение в функциональную схему ПЗУ формировател  информационного сигнала позвол ет из одного входного сигнала С2 формировать два нормированных по величине и длительности сигнала записи «1 или «О. Это позвол ет уменьшить общее количество входов ПЗУ.

Введение в функциональную схему ПЗУ блока задани  режимов записи и считывани , коммутатора тактовых сигналов, формировател  информационного сигнала и соответствующих св зей между ними позвол ет оптимизировать построение функцнональной схемы и при ее универсальности повь1сить быстродействие, надежность и улучщить температурный режим кристалла ПЗУ.

Claims (2)

1.MCi-LSI Мемогу Д. А. Т. А Book, 1976 editio i 10, pp. 113.

2.MCI-LSI Мемогу Д. А. Т. А. Book, 1976 edition 10, p. 133 (прототип).

f ..,.и ;.

746731

6666 3D B1 82 B3