SU742967A1 - Устройство дл дифференцировани частотно-импульсных сигналов - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам дл  однократного дифференцировани  по времени частотно-импульсных сигналов.

Известно устройство дл  дифференцировани  частотно-импульсных сигналов , содержащее блок управлени , счетчик, делитель частот 1, генератор опорной частоты, три регистра пам ти, три управл емыхделител  частоты, переключательный блок и блок вычитани  импульсов 1.

Известно также частотно-импульсное дифференцирующее устройство, содержащее блок управлени , генератор опорной частоты, счетчики, регистры пам ти, распределитель импульсов, блок вычитани , группы элементов И и ИЛИ и блоки сложени -вычитани  2.

Недостатком известных устройств  вл етс  понийсенна  динамическа  точность дифференцировани .

Наиболее близкое к предлагаемому устройство дл  дифференцировани  частотно-импульсных сигналов содержит три регистра пам ти, информационный вход первого из соединен с

выходом счетчика, подключенного счетным входом через делитель частоты к выходу генератора опорной частоты и к счетным входам первого и второго управл емых делителей частоты, а выход первого регистра пам ти соединен с управл ющим входом первого .управл емого делител  частоты и информационным входом второго регистра

10 пам ти, выход которого подключен к управл ющему входу второго управл емого делител  частоты, соединенного выходом с первым входом первого блока вычитани  импульсов, выход кото15 рого подключен к счетному входу третьего управл емого делител  частоты , а второй вход соединен с выходом первого управл емого делите;л  частоты, причем входы управлени 

20 записью регистров пам ти и обнул ющие входы счетчика и делител  частоты подключены к соответствующим выходам блока управлени , соединенного входом с входной шиной устрой25 ства, а выход счетчика подключен к информационному входу третьего регистра пам ти, соединенного выходе с управл ющим входом третьего управл емого делител  частоты, выход

которого подкгаочен к выходной ине устройства 3.

Как и указанные выще известные стройства, данное устройство не вносит динамических ошибок дифференцировани  только при формировании производных дл  линейно-измен ющихс  во времени входных сигналов. При дифференцировании нелинейно-измен ющихс  во времени входных сигналов выходной сигнал устройства имеет динамическую ошибку преобразовани , увеличивающуюс  от нул  до максимума внутри каждого очередного следова- НИИ входных импульсов и пропорционаЛьную второй производной входного сигнала.

Цель изобретени  - уменьшение динамической ошибки.

Дл  достижени  указанной цели в устройство дл  дифференцировани  часTOtHO-импульсных сигналов, содержащее три регистра пам ти, информационный вход первого из которых соединен с выходом счетчика, подключенного счетным входом.через делитель частоты к выходу генератора опорной частоты и к счетным входам первого и второго управл емых делителей частоты, а выход первого регистра пам ти соединен с управл ющим входом первого управл емого делител  частоты и с информационным входом второго регистра пам ти, выход которого подключен к управл ющему входу второго управл емого делител  частоты, соединенного вы|ходом с первым входом первого блока вычитани  импульсов, первый выход которого подключен к счетному входу третьего управл емого делител  частоты, а второй вход соединен с выходом первого управл емого дели гел  частоты, причем входы управлени  записью регистров пам ти и. обнул щие входы счетчика и делител  частоты подключены к соответствующим выходам блока управлени , соединенного входом с входной шиной устройства , дополнительно введены четверть|й , п тый и шестой управл емые делители , частоты, .второй и третий блоки вычитани  импульсов, двоичный умножитель, триггер и блок суммировани  частот, соединенный выходом с выходной шиной устройства ,и подключенный входами соответственно к выходу двоичного умножител , второму выходу первого блока вычитани  импульсов, входу третьего управл емого делител  частоты и выходу триггера, соединенного счетным вхо-дом с входом четвертого управл емого делител  частоты и выходом второго блока вычитани  импульсов, входы которого подключены к выходам третьего и п того управл ё1«ых делителей частоты, причем счетный вход п того управл емого делител  частоты, соединенного управл ющим входом с выходом

Iвторого регистра пам ти и информационным входом третьего регистра пам ти , подключен к выходу третьего .блка вычитани  импульсов, входы которого соединены с выходами второго и шестого управл емых делителей частоты , а счетный вход шестого управл емого делител  частоты, подключенного управл ющим входом к выходу третьего регистра пам ти, соединен с выходом генератора опорной частоты и первым информационным входом двоичного умножител , подключенного входом обнулени  к соответствующему выходу блока управлени  и соединенного вторым информационным входом с выходом четвертого управл емого делител  частоты, управл ющий вход которого подключен к выходу первого регистра пам ти к управл ющему входу третьего управл емого делител  частоты.

На чертеже изображена блок-схема устройства дл  дифференцировани  частотно-импульсных сигналов.

Устройство содержит генератор 1 опорной частоты, делитель 2 частоты, счетчик 3, первый, второй, третий, четвертый, п тый и шестой управл емые делители 4-9 частоты, первый, второй и третий регистры 10-12 пам ти , двоичный умножитель 13, первый второй и третий блоки 14-16 вычитани  импульсов, блок 17 суммировани  частот, триггер 18 и блок 19 управлени . Вход блока 19 управлени  соединен с входной шиной устрой .ства. Выходы 20-23 блока 19 управлени  соединены соответственно с обнул ющими входами делител  2 частоты, счетчика ,3, двоичного умножител 

13и входами управлени  записью регистров 10-12 пам ти.

Выход генератора 1 соединен со счетными входами управл емых делителей 4, 5 и 9, первым информационным входом умнож1 тел  13 и подключен через делитель 2 к счетному входу счетчика 3. Выход счетчика 3 соединен с информационным входом регистра 10, подключенного выходом к управл ющим входам делителей 4,6,7 и к информационному входу регистра

11.Выход регистра 11 соединен с управл ющими входами делителей 5

,и 9 с информационным входом регистра

12,соединенного выходом с управл ющим входом делител  9. Выходы делителей 4 и 5 подключены к входам блока

Claims (3)

14вычитани , соединенного первым выходом со счетным входом делител  6 Выход блока 16 вычитани , подключенного входами к выходам делителей 5 и 9,соединен со счетным входом делител  8.Выходы делителей 6 и 8 подключеНВ ..к входам блока 15 .вычитани ,соединенного выходом со счетными входами триггера 18 и делител  7, выход которого подключен к второму информационному входу умножител  13. Входы блока 17 суммировани  частот, соеди ненного выходом с выходной шиной устройства, подключены соответствен но к выходу умножител  13, второму выходу блока 14 вычитани , выходу делител  б и выходу триггера 18, Устройство работает следующим образом, В блоке 19 управлени  из каждого импульса входной последовательности дифференцируемого сигнала ) формируютс  управл клцие сигналы на выходах 20-23, определ ющие последо вательность работы блоков устройства , С выхода генератора 1 импульсы высокой опорной частоты пост ьпают на вход делител  2, счетные входы управл емых делителей 4, 5 и 9 и пе вый информационный вход двоичного умножител  13, В делителе 2 опорна  частота делитс  на посто нный коэф;фициент К пересчета. В делител х 4, 5 и 9 опорна  частота делитс  на переменные коэффициенты, записанные в виде параллельного кода в соответствующие регистры 10-12 пам ти и обновл емые после окончани  каждого периода входной частоты Импульсы с выхода делител  2 поступают на счетйый вход счетчика 3, где суммируютс  в промежутке времени , равном текущему периоду Т вход ного сигисша и формируемом путем по дачи на обнул ющий вход счетчика 3 сигналов с выхода 20 блока 19 управ лени  после прихода каждого очере,цного импульса входной частоты. На выходе счетчика 3 в момент опроса о разуетс  код, пропорциональный закон чившемус  i-му периоду входной частоты Этот код перед обнулением счетчика 3 по сигналу с выхода 21 блока 19 управлени  записываетс  в регистр 1 пам ти. Перед записью, этого кода в регистр 10 пам ти содержащийс  в регистре 10 код М. ..пропорциональный предыдущему периоду , переписыв етс  по сигналу с выхода 22 блока управлени  в регистр 11 пам ти. Соответственно, перед записью этого кода содержащийс  в регистре 11 код т-.у, пропорциональный периоду Ту,, по сигналу с выхода 23 блока управлени , перезаписываетс  в1регистр 1 пам ти. Таким образом, после окончани  i-ro периода входной частоты в регис ре 10 пам ти:, записан код N., в регистре 11 пам ти - код РЦ-. , а в регистре 12 - код . На выходах управл1э мых делителей 4, 5 и 9 частоты формируютс  соотве ственно частоты(, пропорциональные. мгновенным значени м частот f( t( и fx t-{-2) ВХОДНОГО сигна :( t. и f Ct } ла в серединах периодов Т.( , Т,-, Т,. На первом выходе блока 14 вычитани  образуетс  разность частот с выхода делител  4 и выхода делител  5, котора  в делителе б делитс  на код N-J.. , записанный в регистре 10 пам ти, На выходе делител  б образуетс  частота К fx(t) - fx(tv-) ,. f Т;; к ( - f И- ) fa пропорциональна  среднему значению первой производной по времени входного сигнала в i-рм периоде. Знак этой производной определ етс  знаком разности частот, формируемым на втором выходе блока 14, В блоке 16 вычитани  формируетс  разность частот с выходов делителей 5 и 9 частоты. Выходна  скорость блока 16 делитс  в делителе 8 на код регистра 11 пам ти. На выходе делител  8 образуетс  частота тг KatfK t-t--) - fx(t,--2)b и W пропорциональна  среднему значению первой производной по времени входного сигнала в (i-l)-oM периоде. Частоты с выходов делителей б и 8 поступают на входы блока 15 вычитани , на выходе которого образуетс  последовательность импульсов с частотой , пропорционсьльной приращению среднего значени  первой производной входной частоты за врем  i-ro периода , С выхода блока 16 сигнал поступает на счетный вход триггера 18, осуществл ющего деление выходной .частоты блока 16 на два, а также |На счетный вход делител  7, в котором выходна  частота блока 16 делитс  на код-N,.. резгистра 10 пам ти, Частота на выходе делител  7 к Uy(t ) - f (tn..«) -f(t.) пропорциональна- среднему значению второй производной по времени входного сигнала в i-ом периоде. На информационные (счетные входы счетчиков) входы двоичного умножител  13 поступают выходы частоты делител  7 и генератора 1, Емкость счетчиков двоичного умножител  13 выбираетс  равной К - коэффициенту делени  делител  2. На выходе двоичного умножител  образуетс  последовательность импульсов со средней частотой f()- t пропорциональной текущему приращению ( первой производной, завис щему от скорости ее изменени , т.е. от второ производной входной частоты по време ни. С помощью блока 17 суммировани  частот осуществл етс  алгебраическое ( в зависимости от знака на втором вы ходе блока 14) суммирование частот с выхода делител  б, триггера 18 и умножител  13. Выходной сигнал с блока 17 поступает на выходную шину устройства. Таким образом, выходной сигнал устройства корректируетс  величиной половины приращени  с выхода триггер 1 8 среднего значени  первой производной по времени входного сигнала за врем  i-ro периода и ее текущим приращением с выхода умножител  13, пропорциональным второй производной по времени входного сигнала. Благода этому компенсируетс  методическа  , схЯибка, св занна  с тем, что значение , первой производной, найденное ка отношение приращени  входной частоты за врем  текущего периода, характери зует не мгновенное значение производ ной, а среднее значение за текущий период и должно быть отнесено к сере дине этого периода, а не к концу его Введением текущего приращени  пер в(Ьй производной по времени, компенсир етс  динамическа  ошибка, св занна  изменением значени  первой производн за врем  следующего периода пропорци нрльно второй производной входного сигнала по времени. Это позвол ет уменьшить динамическую погрешность формировани  сигнала, пропорционального первой производной входной частоты по времени. Таким образом, по Оравнению с известным устройством, где выходной сигнал соответствует среднему значению первой производной по времени входной частоты за врем  закончившегос  периода, в прегщагаемом выходной сигнал соотЭетствует мгновенному значению перНОй производной входной частоты по . . времени. Формула изобретени  Устройство дл  дифференцировани  частотно-импульсных сигналов, содерйсащее три регистра пам ти, информационный вход первого из которых соединен с выходом счетчика, подклю ченного счетным входом через делител частоты к выходу генератора опорной частоты и к счетным входам первого и второго управл емых делителей Частоты, а выход первого регистра пам ти соединен с управл ющим входо первого управл емого делител  часто И с информационным входом второго регистра пам ти, выход которого под ключен к управл ющему входу второго правл емого делител  частоты, соединенного выходом с первым входом первого блока вычитани  импульсов, первый выход которого подключен к счетному входу третьего управл емого делител  частоты, а второй вход соединен с выходом первого управл емого делител  частоты, причем входы управлени  записью регистров пам ти и. обнул щие входы счетчика и делител  частоты подключены к соответствующим выходам блока управлени , соединенного входом с входной шиной устройства , отличающеес  тем, что, с целью уменьшени  динамической ошибки, в устройство дополнительно введены четвертый, п тый и шестой управл емые делители частоты, второй и третий блоки вычитани  импульсов, двоичный умножитель, триггер и блок суммировани  частот, соединенный выходом с выходной шиной устройства и подключенный входами соответственно к выходу двоичного умножител , второму выходу первого блока вычитани  импульсов, входу третьего управл емого делител  частоты и выходу триггера, соединенного счетным входом с входом четвертого управл емого делител  частоты и выходом второго блока вычитани  импульсов, входы .которого подключены к выходам .третьего и п того управл емых делителей частоты, причем счетный вход п того управл емого де:г1ител  частоты, соединенного управл ющим входом с выходом второго регистра пам ти и информационным входом третьего регистра пам ти, подключен к выходу третьего блока вычитани  импульсов, входы которого соединены с выходами второго и шестого управл емых делителей частоты , а счетный вход шестого управл емого делител  частоты, подключенного управл ющим входом к выходу третьего регистра пам ти, соединен с выходом генератора опорной частоты и первым информационным входом двоичного умножител , подключенного входом обнулени  к соответствующему выходу блока управлени  и соединенного вторым информационным входом с выходом четвертого управл емого делител  частоты, управл ющий вход которого подключен к выходу первого регистра пам ти и управл ющему входу третьего управл емого делител  частоты. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство ССС №495675, кл. G Об G 7/18, 1974.

2.Авторское свидетельство СССР по за вке № 2506713/24, кл. G Об G 7/18, 1977.

3.Авторское свидетельство СССР №604008, кл. С 06 G 7/18, 1976 (прототип ) .