SU692092A1 - Делитель частоты с переменным коэффициентом делени - Google Patents

Description

- Изобретение относитс  к импульсной технике, .Известен делитель частоты с пере менным коэффициентом делени , содержащий две дес тичных декады, выходы первой дес тичной декады соединены с входами четырех логических элементов ИЛИ, на другие входы которых поступает управл ющий сигнал. Выходы, логических элементов ИЛИ соединены с входом-установки второй декады 1, Однако этот делитель не обладает достаточным диапазоном изменени  коэффициентов делени . Наиболее близким по технической сущности к предложенному  вл етс  делитель частоты, содержащий счетчик , состо щий из четырех декад, два блока предварительной установки, выходы которых подключены к входам .установки третьей и четвертой декад счетчика, первые входы подключены к входам двух логических элементов И, а вторые входы блоков предварительно установки соединены с шинами управлени , и три триггера, один вхсй первого из которых соединен с вйходо первой декады,с выходом первогологи ческого элемента И .и одним входом iBToporo триггера,второй вход которого соединен с выходом второго логического элемента И и одним входом третьего триггера, в торой вход которого подключен к выходу четвертой декады .счетчика.Вторые входы логических элементов И соединеныСоответственно с выходами второй и третьей декад счетчика 2, Однако этот делитель частоты : имеет недостаточное быстродействие. Цель изобретени  - повышение быстродействи  делител  частоты. Это достигаетс  тем, что в делитель частоты содержащийсчетчик , состо щий иэ четырех декад, два блока предварительной установки, выходы которых подключены к входам.установки третьей и четвертой декад счетчика , первые входы блоков предварительной установки подключены к входам двух логических элементов И,а Ъторые к шинам управлени , и три триггера, один вход первого из которых соединен, с выходом первой декады, с выходом первого логическото элемента И и одним входом второго триггера, второй Вход,которого соединен с выходом второго логического элемента И и одним

ХОДОМ третьего триггера, второй ход которого подключен к выходу етвертой декады счетчика , вторые ходы логических элементов и соединеы соответственно с выходами второй третьей декад счетчика, введены ополнительно два блока исключени  мпульсов, два блока управлени , выоды которых соединены с входами управлени  блоков исключений импульсов, дополнительный триггер и дополнительный логический элемент И, входы которого соединены с выходами декад счетчика/ а выход подключен к одному входу дополнительного триггепа,лторой вход которого сбединен с выходом первого упом нутого триггера и одним входом первого блока управлени , второй и третий входы которого соединены с входом и дополнительным выходом второй декады, а третий выход подключен к шине управлени . Выход дополнительного триггера соединен с одним входом второго блока управлени , второй вход которого соединен с выходом второго упом нутого триггера, третий и четвертый входы подключены, к. входу и дополнительному выходу третьей декады, а п тый вход подключен к соответствующей и1ине управлени , ,

На чертеже изображена структурна  электрическа  схема предложенного делител .

Делитель содержит счетные декады 1-4, блоки 5, б исключени  импуль .сов с блоками 7, 8 управлени , блоки 9 г 10 предварительной установки,тпйггеры И-13, логические элементы И 14-16, триггер 17.

Входной сигнал поступает на входную .шину 18, ра шины 19 - .сигнал управлейи  (коды а - а) . Входы логического элемента И 16 с выходами триггеров (не показаны) счет .ных декад. Выходной сигнал снимаетс  с-выхода 20,

Делитель работает следующим об: разом.

При поступлении импульсов входной частоты делитель работает как двоично-дес тичный счетчик, Первые декады 1, 2, на входе которых имеютс  бЛоки 5, б исключени  импульсов производ т счет с исходного состо ни , а последние Декады 3, 4 - с числа, установленного в них в конце прадьщущего цикла блоками 9, 10 предва11ительной установки, Импульсы входHolf частоты поступают на входную шину 18, ria второй вход блока 5 исключени  импульсов поступает управл юйщй сигнал от блока 7 управлени . Когда последн   декада 4 сосчитает до своего конечного состо ни , на ее выходе по в.п етс  импульс,.ВОЛЯ-щий триггер 11 в состо ние . этом на вход логического элемента И 14 поступает разрешающий потенциал . При совпадении его с импульсом, возникающим при заполнении декады 3, логический элемент И 14 вырабатывает импульс, который поступает на блок 10 установки и переводит триггер

12 в состо ние

В соответствии

1

с кодом 04 тирггёры (не показаны) декады 4 устанавливаютс  в исходное сос .то ние. Аналогично, при заполнении декады 2 импульсом логического элемента И .12 производитс  установка тригера 13 в состо ние и установка в исходное состо ние декгцда 3 в соответствии с кодом Оз Входы блоков 7, 8 управлени  подключены к выходам триггеров 12 и 13, а остальные входы - к входам декад и к выходам триггеров (не показаны) декад, В конце цикла счета триггеры 9-11 последовательно разрешают работу блоков 7,8 управлени ,которые производ т исключение некоторого количества импульсо определ емого кодаа иа на входах 1 и 2.Дл  образовани  посто нног ( непрограммируемого при смене частоты ) количества исключаемых импульсов к блоку управлени  подключаетс  схема , состо ща  из триггера 17 и логического элемента И 16. один из входов логического элемента И 16 подключен к выходу триггера 11, а остальные - к выходам триггеров (не показаны ) декад так, чтобы в интервал времени , равный длительности импульса, на выходе триггера 17 уложилось : количество периодов выходной частоты декады 2, численно равное требуемому количеству исключаемых импульсов.

Claims (2)

1.Патент Франции № 2098921, кл. Н 03 К 23/02, 1972.

2.Акцептованна  за вка Японии № 43-84701, кл. 98(5) с.32,1968.