Claims (2)
(54) РЕВЕРСИВНЫЙ РАСПРЕДЕЛИТЕЛЬ УРОВНЕЙ цепь - к управл ющей шине числа смежных разр дов, а выход соединен с первой и через разде- . лйтельньш вход с второй выходными шинами бпо ка автоматической установки триггеров в определенное состо ние, один вход второго onipoirtioro переключател подключен к управл ющей ишне числа смежных разр дов, другой вход чррез вторую ПС-цепь - к плю1совои шине источника питани , а. выход - к третьей и через второй разделительный диод к четвертой выходным шинам блока автоматической установки триггеров в определенное состо ние. На чертеже представлена принципиальна электрическа схема предложенного распределител уровней. Распределитель содержит четыре D-триггера 14 , четыре логических элемента 2-2-2-2И-4ИЛИ-НЕ 5-8, в состав которых вход т по четыре двухвходовых логических элемента И 9-12, и блок автоматической установки триггеров в определенное состо ние, выполненный на двух оптронных переключател х 13, 14 с инверторами, разделительных диодах 15, 16 и двух дифференцирующих RC-цеп х 17, 18. Выход каждого элемента 2-2-2-2И-4ИЛИ-НЕ подключен к информационному входу соответствующего триггера. Тактирующие сигналы подаютс к тактирующим входам всех четырех триггеров Одноименные элементы И 9-12 всех разр дов по одному входу соединены соответственно между собой, образу четыре управл юище шины 19-22. Единичный выход Tpitfгера каждого разр да подключен к вторым входам элемента И 12 данного разр да, элемента И 11 следующего разр да, элемента И Ю предьщущего разр да и элемента И 9 следующегб за ним разр да. ,, , Между управл ющей шиной 22 и минусовой шиной источника питани через RC-цепь 17 в пр мом направлении включена первична цепь оптрон ного переключ:ат л 13, выход инвертора которого непосредственно подключш к единичному уста новочному входу первого триггера и к нулевым установочным входам третьего и четвертого триггеров , а через разделительный даод 15 - к нулевому установочному входу второго триггера. Между управл ющей шиной 22 и плюсовой ши ной источника гшта1ш распределител через дифференщрующую НС-цепь 18 в пр мом направлеНИИ включена п1грвнчна цепь оптронного переклю чател 14. Выход его инвертора непосредственно подключен к нулевому установочному входу первого триггера и к единичным установочным входам третьего и четвертого трнгге{Х)в, а через разделительный диод 16 - к нулевому установочному входу второго триггера. Задание режимов коммутации фаз осуществл етс с помощью подачи определенных двоичных кодов уровней напр жени на управл ющие шины 19-22. Уровень потенциала на управл ющей шине 22 днозначно отображает число одаовременно возуждаемых фаз при данном режиме коммутации. ак Г-му уровню, приложенному к шине 22, сответствуют симметричные режимы пр мого и обатного пор дков переключечи фаз с п-1, а уровню - симметричные режимы с п- 2. При несимметричных режимах через такт мен етс значени п с одного на два и наоборот. В св зи с этим можно допустить, что в какой-то такт управлени двум одаозаходным несимметричным режимам соответствует число одновременно возбуждаемых фаз п-2, а двум трехзаходным несимметричным режимам - п-1.. Непосредственное соответствие числа однов ременно возбуждаемых смежных фаз п управл ющему потенциалу Ra шине 22 можно использовать дл автоматического установлени триггеров в : требуемые исходные состо ни в каждом из всех возможных режимов коммутации фаз. Вьшолнение этой задачи осуществл етс с помощью оптронных переключателей с инверторами и RCцепей . Перед началом создани каждого из возможных режимов коммутации фаз на управл ющих цптаах 19-22 устанавливаютс необходимые положени управл юпщх органов (например, переключателей ) и тем самым прикладьшаютс требуемые уровни управл ющих потенциалов. При этом, если задаетс один из симметричнь1х или трехзаходных несимметричных режимов коммутации фаз с пр мым или обратным пор дком переключени и в соответствии с этим орган управлени шиной 22 устанавливаетс на 1-е, состо ние, то при включении источника питани распределител под напр жением оказываютс RC-цепь 17 и входна цепь оптронного переключател 13. Через конденсатор и входную цепь оптрона в течение короткого промежз гка времени, определ емого посто нной времени дифференцирующей цепочки, протекает ток зар да конденсатора и вторична цепь оптрона оказываетс открытой. Этот Импульсный сигнал оптрона формируетс в инверторе и приобретает стандартный пр моугольный вид. Если до поступлени сигнала на вход инвертора на его выходе имеетс Г-й потенциал, то на врем действи сигнала возникает потенциал, что устанавливает в Г-е исходное состо ние первый триггер и в исходные состо ни второй, тре .тий и четвертый триггеры. По окончании полного зар да конденсатора импульс прекращаетс и на выходе шгоертора оптронного переключател 13 восстанавливаетс Г-й уровень, который не преп тствует дальнейшим потактным переключени м триггеров. Разр д конденсатора через резистор происходит в случае перехода на другой режим, при котором к шине 22 прикладываетс потенциал. Таким образом, оптронный переключатель 13 с инвертором срабатывает каждый раз при по влении на шюсе 22 Г-го потенциала и устанавливает одан из триггеров в единичное исходное состо ние , а три остальных триггера в нулевое состо ние-. Втора цепочка установки в исходные состо ни триггеров -,НС-цепь 18 и оптронный переключатель 14 с инвертором - функционирует ана логично первой цепочке, но в отличие от нее срабатывает только в моменты по влени на,шине 22 уровн управл ющего потенциала, т.е. только при симметричных режимах с п-2 и однозаходных несимметричных режимах, когда два из триггеров требуетс установить в Г-е исходные состо ни , а два - в состо ни . Таким образом обеспечиваетс автоматическа установка триггеров в требуемые исходные состо ни в каждом из всех возможных режимов ком мутации фаз шагового двигател . После установлени соответствующих йсходнь1х состо ний триггеров при каждом режиме коммутации фаз в процессах потактных переключений триггеров в каждом разр де участвзтот те из элементов И 9-12, на входы которых по шинам 1922 приложены Г-е уровни потенциалов. В зависимости от состо ний триггеров в каждом такте на выходах логических элементов И-ИЛИ-НЕ до прихода очередного тактирующего сигнала устанавливаютс соответствующие О или потенциалы . В соответствии с этими потенциалами по приходе каждого тактирующего сигнала триггеры устанавливаютс в определенные О и Г-е состо ни и тем самым создаю т синхронные переключени , требуемые дл обеспечени заданных режимов коммуташш фаз. Таким образом, предпожешое устройство при относительной простоте конструкции обладает щирокшли функциональными возможност ми. Формула изобретени 1. Реверсивный распределитель уровней, содержащий кольцевой реверсивный счетчик параллельного действи , выполненный на логических элементах и D-триггерах, каждый из которых содержит тактовый, информационный и два установочных входа, и шины тактирующих и управл ющих импульсов, отличающийс тем, что, с .елью упрощейи распределител и повышени его надежности , в него введен блок автоматической установки триггеров в определенное состо ние, причем логические элементы выполнены в виде трехступенчатых логических элементов 2-2-2-2И-4ИЛИ-НЕ , каждый из которых выходом подключен к информационному входу D-триггера данного разр да , одними входами - к .шинам управл ющих импульсов, другими - к единичным выходам 0триггеров , тактовые входы которых соединены с шиной тактирующих импульсов, а установочные входы подключены к выходнь1М шинам блока автоматической установки триггеров в определенное состо ние. 2. Распределитель по п. 1, отличающийс тем, что кольцевой реверсивный счетчик параллельного действи выполнен четырехразр дным, а блок автомат стеской установки триггеров в определенное состо ние вьшолнен на двух RC-цеп х и двух оптронных переключател х с инверторами, при этом один вход первого оптронного переключател подключен к минусовой шине источника питани , другой вход через первую ПС-цепь - к управл ющей шине числа смежных разр дов, а вьгход соединен с первой и через разделительный ДИОД с второй выходными Шинами блока автоматической установки триггеров в определенное состо ние, один вход второго оптронного переключател подключен к управл ющей шине числа смежных разр дов, другой вход через вторую ПС-цепь - к плюсовой, шине источника питани , а выход - к третьей и через второй разделительный диод к четвертой выходным шинам блока автоматической установки триггеров в определенное состо ние. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 286020, л. НОЗК 17/16, 1969. (54) REVERSIBLE LEVEL DISTRIBUTOR The circuit is connected to the control bus of the number of adjacent bits, and the output is connected to the first and through the section. A single input with a second output bus for automatically setting the flip-flops to a certain state; one input of the second onipoirtioro switch connected to the control circuit of the number of adjacent bits, another input through the second PS-circuit, and a. the output to the third and through the second isolating diode to the fourth output bus of the automatic installation of the flip-flops in a certain state The drawing shows a circuit diagram of the proposed level distributor. The distributor contains four D-flip-flops 14, four logic elements 2-2-2-2И-4ИЛИ-НЕ 5-8, which include four two-input logic elements AND 9-12, and a block for automatic installation of triggers in a certain state , made on two optocouple switches 13, 14 with inverters, separation diodes 15, 16 and two differentiating RC-circuits x 17, 18. The output of each element 2-2-2-2И-4ИЛИ-NOT connected to the information input of the corresponding trigger. The clock signals are supplied to the clock inputs of all four triggers. The elements of the same name AND 9–12 of all the bits are connected to one another, respectively, to each other, forming four control lines 19–22. A single output Tpitfger of each bit is connected to the second inputs of an And 12 item of this bit, an And 11 item of the next bit, an And Ju element of the previous bit, and an And 9 item of the next bit after it. ,,, Between the control bus 22 and the minus power supply bus through an RC circuit 17 in the forward direction, the primary circuit of the optocoupler switch is turned on: atl 13, the inverter output of which is directly connected to the single installation input of the first trigger and to the zero setup inputs the third and fourth triggers, and through the separation daod 15 to the zero setup input of the second trigger. Between the control bus 22 and the plus bus source of the distributor gstach through the differential HC circuit 18 in the forward direction, an internal optical switch circuit 14 is connected. The output of its inverter is directly connected to the zero setting input of the first trigger and to the single installation inputs of the third and fourth connection {X) in, and through the separation diode 16 - to the zero installation input of the second trigger. Phase switching modes are set by applying certain voltage level binary codes to control buses 19-22. The potential level on the control bus 22 uniquely indicates the number of phases of alternately excited at this switching mode. As the Gth level applied to the bus 22, there are symmetric modes of direct and reverse phase switching from n-1, and the level is symmetric modes with n-2. In asymmetrical modes, the value of n varies from one to two and vice versa. In this connection, it can be assumed that in a certain tact of controlling two single asymmetric modes corresponds to the number of simultaneously excited phases n-2, and two three-way unbalanced modes - n-1. Directly matching the number of simultaneously excited adjacent phases to the controlling potential Ra bus 22 can be used to automatically set the triggers to: the required initial states in each of all possible phase switching modes. This task is accomplished with the help of optocouplers with inverters and RC circuits. Before starting the creation of each of the possible phase switching modes, control points 19-22 establish the necessary positions of control elements (e.g., switches) and thereby apply the required levels of control potentials. In this case, if one of the symmetric or three-way unbalanced switching modes of the phases with the forward or reverse switching order is specified and, accordingly, the bus control unit 22 is set to 1st, then when the power supply of the distributor is energized, The RC circuit 17 and the input circuit of the optocoupler switch 13. A capacitor charge current flows through the capacitor and the optocoupler input circuit for a short period of time, determined by the time constant of the differentiating circuit. orichna chain photocoupler It appears open. This pulse signal from an optocoupler is formed in the inverter and takes on a standard rectangular appearance. If prior to the arrival of a signal at the input of the inverter, there is a Gth potential at its output, then a potential arises for the duration of the signal, which sets the initial state of the first trigger and the second, third and fourth triggers to the initial states. At the end of the full charge of the capacitor, the pulse stops and the output of the optocoupler switch 13 is restored to the Gth level, which does not prevent further tactical switching of the triggers. The capacitor discharges through a resistor in the event of a transition to another mode, in which a potential is applied to the bus 22. Thus, the optocoupler switch 13 with an inverter is triggered each time a 22 Gth potential appears on the belt and sets the od from the flip-flops to the single initial state, and the other three triggers to the zero-state. The second chain of setting the starting states of the triggers — the HC-circuit 18 and the opto-switch 14 with an inverter — functions similarly to the first chain, but unlike it only works when the control potential level appears on the bus 22, i.e. . only in symmetric modes with n-2 and single-ended asymmetrical modes, when two of the triggers need to be set to the G-e initial state, and two - to the state. This ensures that the triggers are automatically set to the required initial conditions in each of all possible modes of phase-phase switching of the stepper motor. After establishing the corresponding instantaneous state of the triggers at each phase switching mode in the processes of continuous switching of the triggers, in each category, those of elements 9-12, whose inputs on the 1922 buses are applied to the G potential levels, take part. Depending on the state of the flip-flops, the corresponding O or potentials are set at the outputs of the AND-OR-NOT logic elements before the next clock signal arrives. In accordance with these potentials, at the arrival of each clock signal, the triggers are set to certain O and G states and thereby create the synchronous switching required to provide the specified switching phase modes. Thus, the pre-fire device, with its relative simplicity of design, has the wide range of functionality. Claim 1. Reversible level distributor, comprising an annular reversible parallel action counter, performed on logic elements and D-triggers, each of which contains a clock, information and two installation inputs, and a clock and control pulse bus, characterized in that To simplify the distributor and increase its reliability, a block of automatic installation of triggers is introduced into a certain state, and the logical elements are made in the form of a three-step logical el 2-2-2-2I-4ILI-NOT cops, each of which is connected to the information input of a D-flip-flop of this bit, by one input - to the control pulses, others - to single outputs of the 0-triggers, the clock inputs of which are connected to by the clock pulse bus, and the setup inputs are connected to the output bus of the automatic trigger setup block to a certain state. 2. The distributor according to claim 1, characterized in that the annular reversible counter of the parallel action is made four-bit, and the automaton unit installs the flip-flops into a certain state and is completed on two RC circuits and two optocouplers with inverters, with one input the first optocoupler switch is connected to the minus power supply bus, another input through the first PS circuit is connected to the control bus of the number of adjacent bits, and the inlet is connected to the first and through the isolation diode to the second output bus setting triggers in a certain state, one input of the second optocoupler switch is connected to the control bus of the number of adjacent bits, another input through the second PS circuit to the positive, power supply bus, and the output to the third output buses of the automatic installation block for triggers to a specific state. Sources of information taken into account in the examination 1. USSR author's certificate number 286020, l. OSS 17/16, 1969.
2. Авторское свидетельство СССР N 377950, л. Н ОЗК 17/16, 1970.2. USSR author's certificate N 377950, l. H OZK 17/16, 1970.
ч С) V- Счh C) V-MF
1 См tsi ч1 See tsi h