Claims (1)
Цель изобретени - повышение на30 дежности, помехозащищенности и расгиирение Фуик1и;оиалы1их ,i Kiioi-xeft устройства. Поставленна цель лостшмитс тем, что в устройство дл сравн(М1И напр5шений, содержащее задаю ций генератор пр моу ).-.1х импульсов, св занный вь,1ходом нелтосредственно с входом установки в нуль iei)ijoro триггера и через roiieiJaTop пилообразного напр жени) с неимверсным вх дом компаратора, выхо з. которого через со1ласую1цее звено подключен к счетному входу первого тригчера, ис точники опорного и измер емОГО на пр лсений , подключенные через коммут ционные цепи соответственно первого и второго ключей к инверсному входу компаратора, а управл ющие входы уп м нутых ключей соответстве.чно к пр мому и инверсному BL-XOJUIM Bjvjpoio триггера, первую а вторук; трехвходо вые логические схемы сравнени , пер вые входы которых соо7,ве1ствен1 о по ключены к пр мому и инверсному вых дам второго триггера, нторые входы объединены и подключо-Ц; к г:р мому выходу первого триггера, и ;;)лем.еьгт задержка:, выполнегицлк , наг ример, в виде R5-триггера ло1ическо1о элемента И-КЕ, выход которого соединен с входом установки в нуль RS-тригге И вл етс выходом эдемента задержк первым входом которого вл етс вхо устансузки в еддиницу R5 -и-риггера,, а вторым входом - второГ вход логичес кого элемег;та И-НЕ, первый вход которого соединен с пр мьт1 выходом R5 -триггера, введены логический элемс-iiT КЕ, вход которого сое,1;инен с выходом согласующего звена, а выход - с третьими входами первой и второй схем сравнени , и у:1ущий мультивибратор, вход которого подключен к задающего генерато а выход - к первому входу элемента задержки, второй вход соединен с вы ходом согласующего звена, а выход со счетным входом второго триггера. На фиг. 1 приведена функциональна схема устройства дд сравнени напр жений/ на фиг. 2 временные ди аграммы, по сн юигие его работу. Устройство содержит задающий генератор 1 пр моугольных импульсог} генератор 2 пилообразного напр жени компаратор 3, первый 4 и вто1.юй 5 ключи, первЕлй б и второй 7 триггеры Л причем второй триггер представл ет собой двухтактный асинхронный Ттриггер , первый унйвероальнь;й Зк-триггер ), элемент 8 задержки, в состав которого вход т дБухтакт - ый RS -триггер 9 и логичесьий эле:мент 10, логический элемент НЕ 11, первую 12 и вторую 13 логические схемы сравнени , согласующее звено 14 и ждупий мультивибратор 15. Ус .(jj-icTb;.; tJafjOiciOT с;1еду}ош,им cjupaiioM. Импульсом С/ц с rtJiiepai-opa 1 заГ1ускаетс генератор- 2 пилообразного н,лрнже}1и , трштер 7 по входу установки в нуль р устанавливаетс в нулевое состо ни.е Q О, импульсом и, со ждущего мультивибратора 15 TiJHrrei:) 9 по входу установки в единицу S устанавливаетс в единичное состо ние Q 1. Рассмотрим случаи , когда измер.кемое напр и;ение Ux bojn.me опорного U, (U U ; , приiCM (JQ,-| И УХ могут быть любой пол и1юсти . Пусть трихгер 6 в момент подачи на схему напр жени питани установилс в единичное состо ние, т.е. Q 1. Единичным сигналом с пр мого выхода триггера 6 первый 4 ключ откроетс , а BTOPOI-J 5 закроетс . При JTO.M на иь1версный вход компаратора 3 поступает опорное напр жение (JQ,-, , с1 на его пе11нверсный вход с reiiepaTopa 2 поступает напр жение Urj В момент равенства этих напр жений сосгго 1- ие на выходе компаратора 3 изменит пол рность с отрицательной на положительную (т.е. образуетс положиаельный перепад напр жени . Поскольку логические элементы требуют положительного входного напр жении , отрицательные импульсы (J на выходе компаратора подавл ютс при 1ОМО1ци согласующего звена 14, так как на втором входе логического элемента И-ИЕ 10 присутствует сиг:i iji логической единицы с пр мого л,хода триггера 9, образованный на ;/ь;ходс- компаратора положительный перепад напр жени Ц инвертируетс и образованным при этом на выходе элемента И-НЕ 10 отрицательным перепадом напр жени триггер 6 по счетному входу С, а триггер 9 по кходу R устанавливаютс в нулевые состо ни , тем самым закрыва сигналом логического нул элемент И-НЕ 1C и первый ключ 4, открыва сигналом Q 1 второй ключ 5. Через отк-рывшийс ключ 5 на инверсный вход компаратора поступает измер емое напр жение ,, так как величина напр жени пилообразной формы (НПФ) iia пр мом входе компаратора еще не достиг-ла уровн Ux / состо ние на его выходе снова станет отрицательным . Полученным отрицательным перепадом напр жений ( ° счетному входу первый триггер 7 переключитс i единичное состо ние: Q 1. В момоьгг, когда ьходные напр жени компаратора 3 станут равными, образуетс положительный перепад напр жени . Через некоторое врем на учасТ КС обратного хода НПФ вновь станет равн|,м (J- и состо ние на выходе компаратора изменитс на отрицательное. Таки: образом, за врем пр мого и обратного хода НПФ на выходе согласующего звена образуютс два импульса положительной пол рности и разной длительности, интервал С меж ду передними фронтами которых пропорционален разности входных напр жений Ux и UOI-L Следует отметить, что триггер 7 в момент поступлени второ1о импульса и о с генератора вновь п-ереключитс в нулевое состо ние, и нулевой потенциал U на его R входе во врем обратного хода НПФ не позволит изменить состо ние данного триггера по счетному входу вторым отрицательным перепадом сигнала U, компаратора 3 по счетному входу С. Далее дл выделени информационного интервала Т , сигнал с выхода согласующего звена 14 через логический элемент НЕ 11 поступает на третьи входы схем 12 и 13 сравнени , на вторые входы которых приходит сигнал U-J с пр мого выхода триггера 7,при этом на первом входе второй схемы 13 сравнени присутствует (J/ логической единицы с инверсного выхода триггера 6. Перва схема 12 сравнени в это врем закрыта нулевым сигналом с пр мого выхода триггера-6. Таким образом, схема 13 сравнени осуществл ет операцию логического умножени и на ее вь,1хо;,е образуетс импульс длительностью ТГ равной дли тельности информационного импульса за вычетом быстродействи логического элемента И-НЕ 10, триггера б и ключа 5. Величина полученной задерж ки fj С - т определ ет разрешающу способность устройства. При заданной величине разрешени лУ, зна за держку конкретных элементов схемы T можно определить минимальную скорос и Рнарастани НПФ или ее крутизну при которой обеспечиваетс заданна величина разрешени по формуле и ,та Неодходимо отметить, что наличие задержки ),повышает помехозащищенность устройства, а соответствен ным образом подобранна крутизна НП позволит обеспечить заданную величи разрешени и точность измерений. В следующий период НПФ импульсом ждущего мультивибратора триг гер 9 по ХОДУ S вновь у-станавливаетс в единичное состо ние, открыва сигналом с выхода Q 1 логичес кого элемента И-НЕ 10. Триггер 7 ранее установлен сигналом в нул вое состо ние, а триггер 6 находитс в нулевом состо нии Q О, при этом через открытый второй ключ 5 измер емое напр жение поступает на инвер ный вход компаратора. При достижении НПФ,поступающего на неинверсны вход компаратора 3 величины Ux на выходе компаратора образуетс положительный перепад напр жени , который , инвертиру сь с помощью логического элемента И-НЕ 10, устанавливает триггеры б и 9 в нулевое состо ние . Тем самым закрываетс элемент И-НЕ 10, открываетс первый 4 и закрываетс второй 5 ключи. При этом на инверсный вход компаратора поступает Up Uy состо ние при этом на выходе компаратора не изменитс , так как величина НПФ больше Ux и тем более (Jgn- Через некоторое врем , когда на участке обратного напр жени хода НПФ станет равным Ugni на выходе согласующего звена сформируетс задний фронт положительного импульса и , который, однако, не изменит состо ни триггера по счетному входу С, так как на врем обратного хода НПФ на его входе установки нул R присутствует нулевой .уровень сигнала с задающего генератора. Следовательно , обе схемы 12 и 13 сравнени в этот период НПФ закрыты нулевым потенциалом U-, с выхода триггера 7. Поэтому состо ние на их выходе не мен етс независимо от состо ни других входов схем 12 и 13 сравнени . В третий период НПФ цикл сравнени аналогичен проведенному в первом. Дл случа , когда измер емое напр жение L/x меньше опорного UQ(Uy U(jf,) работа схемы аналогична с той лишь разницей, что информаци о разности входных напр жений снимаетс с выхода первой схемы 12 сравнени . В начальный момент, когда Uy Uoq О, а также в частном случае, когда и UQ const, на обоих выходах устройства импульс отсутствует , так как положительный импульс 0. образованный в этом случае на выходе согласующего звена, не мен ет нулевого состо ни триггера 7, поэтому что сигнал Уц с блока управлени во врем обратного хода НПФ имеет нулевой потенциал, а его присутствие на входе установки в нуль триггера 7 не позвол ет изменить состо ние на выходе данного триггера. Следовательно , не мен етс и состо ние на выходе обеих схем сравнени . Технико-экономическа эффектив- . ность изобретени заключаетс в повышении надежности, помехозащищенности и увеличении числа выполн емых функций устройством дл сравнени напр жений за счет переключени первого триггера по счетному входу через элемент задержки, блокирующий цепь управлени на врем обратного хода НПФ . Формула изобретени Устройство дл сравнени напр жеНИИ , содержащее задающий генератор пр моугольн.лх импул1,сов , св занный выходом непосредственно с входом установки в нуль первого триггера и через генератор пилообразного напр жени с неинверсным входом компаратора , выход которого через согласующее звено подключен к счетному входу первого триггера, источники опорного и измер емого напр жений, подключенные через коммутационные ц пи соответственно первого и BTOPOIO ключей к инверсному входу компаратора , а управл ющие входы упом нуты ключей соответственно к пр мому и инверсному выходам второго тригге ра , первую и вторую логические схемы сравнени , первые входы которых соответственно соединены с пр мым и инверсным выходами второго триггера , вторые входы объединены и подключены к пр мому выходу первого триггера, и элемент задержки, выполненный , например, в виде RS-триг гера и логического элеменг а И-НЕ, в ход которого соединен с входом установки в нуль R5-триггера и вл етс выходом элемента задержки, пер BbL---, ьходом которогст вл етс вход устаноБки Б единицу KS -триггера, а }зторыг ; входом - второй вход логического элемента И-НЕ, первый вход котоpoio соединен с пр мым выходом R5 три1гера , отличающеес тем, что, с целью повышени надежности и расширени функциональных возможностей, в него введены логический элемент НЕ, вход которого соединен с выходом согласующего звена, а выход - с третьими входами первой и второй схем сравнени , и ждущий мультивибратор, вход которого подключен к выходу задающего генератора , а выход - к первому входу элемента заддержки, второй вход которого соединен с выходом согласующего звена , а выход - со счетным входом второго три1гера. Источники информации, цриьштые во внимание при экспертизе 1.Авторское свидетельство СССР N 405104, кл. & 05 В 1/01, 1972. 2./авторское свидетельство СССР К 702341, кл. Г, 05 В 1/01, 1978 ( прототип).The purpose of the invention is to improve the reliability, noise immunity and expansion of the Fucking device, i Kiioi-xeft device. The aim is to achieve that in the device for comparison (M1I of the directions, which contains the setpoint generator directly) .-. 1x pulses, connected with the input directly to the zero setting) iioro trigger and through the roiieiJaTop saw head. non-impeded input of the comparator house, output h. through which the link is connected to the counting input of the first trigger, the sources of the reference and measuring terminals are connected via the switching circuits of the first and second keys to the inverse of the comparator, respectively, and the control inputs of the keys are directly to and inverse BL-XOJUIM Bjvjpoio trigger, first and second; three-input comparison logic circuits, the first inputs of which are co7, 1 are connected to the direct and inverse outputs of the second trigger, the second inputs are combined and connected to the C; to g: direct output of the first trigger, and ;;) lem.egt delay: execute, load, in the form of an R5-trigger of the I-KE element, whose output is connected to the input of the set to zero; RS-trigger I is the output The delay element is the first input of which is installed into the unit of R5 and rigger, and the second input is the second input of the logical element; the AND-NOT, the first input of which is connected to the right1 output of the R5 trigger, the logical element iiT is entered KE, whose input is soy, 1; inen with the output of the matching link, and the output - with the third inputs of the first and second circuits comparing, and y: 1uschy multivibrator whose input is connected to the driving generators and the output - to the first input of the delay element, a second input coupled to you progress matching network and the output from the counting input of the second flip-flop. FIG. 1 shows a functional diagram of the device dd voltage comparison / Fig. 2 temporary digrams, according to his work. The device contains a master oscillator 1 rectangular impulse} generator 2 sawtooth voltage comparator 3, first 4 and second 1. 5 keys, first b and second 7 triggers L and the second trigger is a push-pull asynchronous trigger, first unyvery; ), delay element 8, which includes a dBuht RS RS-trigger 9 and a logic element: ment 10, a HE 11 logic element, the first 12 and second 13 comparison logic circuits, the matching link 14 and the multi-vibrator 15. Us. ( jj-icTb;.; tJafjOiciOT with; 1 unit} osh, cjupaiio M. Impulse C / c With rtJiiepai-opa 1, a generator is generated — 2 sawtooth, 1) 1, and a drive 7 is set to zero at the input of the unit to zero. Q Q O with a pulse and with the waiting multivibrator 15 TiJHrrei :) 9 at the installation input into one S is established in the unit state Q 1. Consider the cases when the measured direction; Ux bojn.me of the reference U, (UU ;, when iCM (JQ, - | And YX) can be any gender. Let triger 6 at the moment supply to the power supply circuit is set to one, i.e. Q 1. With a single signal from the direct output of the trigger 6, the first 4 key will open, and the BTOPOI-J 5 will close. At JTO.M, the reference voltage is fed to the 1-in input of the comparator 3 (JQ, -, c1 the voltage to the U-1 input from the reiiepaTopa 2) comes to Urj. At the moment of equality of these voltages on the 1-th output of the comparator 3 the polarity changes from positive (i.e., a positive voltage drop is generated. Since logical elements require positive input voltage, negative pulses (J at the output of the comparator are suppressed at 1 OMO1 of the matching link 14, since at the second input of the logical element II-II there is sig: i iji of the logical unit from the forward l, trigger 9, formed on; /;; comparator go, the positive voltage drop Q is inverted and the negative voltage drop formed at the output of the AND-NE element 10 through the counting input C, and trigger 9, by way of R, are set to zero states, thereby closing the NAND 1C element and the first key 4 with a logic zero signal, opening the second key 5 with the Q 1 signal. Through the opened key 5, the comparator inverse enters the measurement voltage, as the magnitude of the voltage and the sawtooth form (NPF) iia, the direct input of the comparator has not yet reached the level Ux / the state at its output will again become negative. The resulting negative voltage drop (° to the counting input of the first trigger 7 switches to the i single state: Q 1. In a moment when the input voltages of the comparator 3 become equal, a positive voltage drop is formed. After some time, the APF equally |, m (J- and the output state of the comparator change to negative. Taki: in the forward and reverse stroke of the APF, two pulses of positive polarity and different duration are formed at the output of the matching link, the interval C the leading fronts of which are proportional to the difference of the input voltages Ux and UOI-L. It should be noted that trigger 7 at the moment of arrival of the second pulse and about from the generator again switches to the zero state, and zero potential U at its R input during the reverse stroke of the NPF It will not allow changing the state of this trigger on the counting input by the second negative differential signal U, comparator 3 on counting input C. Next, to allocate the information interval T, the signal from the output of the matching link 14 goes through the logical element NOT 11 and the third inputs of the comparison circuits 12 and 13, to the second inputs of which the signal UJ comes from the direct output of the trigger 7, while the first input of the second comparison circuit 13 is present (J / logical unit from the inverse output of the trigger 6). time is closed by a zero signal from the direct output of trigger-6. Thus, the comparison circuit 13 performs a logical multiplication operation on its v1, 1х;, e an impulse with duration TG equal to the duration of the information impulse minus the speed of the logical element AND-NE 10, trigger b and key 5 is formed. C - t determines the resolution of the device. For a given value of the resolution of the LN, the value of the support for specific elements of the circuit T, it is possible to determine the minimum speed and slope of the NPF, or its slope for which the given resolution is provided by the formula and, It is necessary to note that the presence of the delay increases the noise immunity of the device, and accordingly Selected NP slope will provide the specified resolution and measurement accuracy. In the next period, the NPF with the pulse of the waiting multivibrator trigger 9 on the S-turn S is again set to one state, opened with the signal from the output Q 1 of the logical element AND-NOT 10. The trigger 7 was previously set to zero in the signal, and the trigger 6 is in the zero state Q o, while through the open second key 5 the measured voltage is fed to the inverter input of the comparator. When the NPF arrives at the non-inverted input of the comparator 3 of the Ux value, a positive voltage drop is generated at the output of the comparator, which, inverted using the AND-NE logic element 10, sets the triggers b and 9 to the zero state. This closes the AND-NE element 10, opens the first 4 and closes the second 5 keys. At the same time, the Up Uy state at the output of the comparator does not change at the inverter input of the comparator, since the NPF value is greater than Ux and even more so (Jgn- After some time when the NPF returns to the output voltage of the matching link a rising edge of a positive pulse is formed and, however, it does not change the state of the trigger at the counting input C, since the zero level of the signal from the master oscillator is present at the return time of the PSF at its input of the zero setting R. Therefore, both circuits 12 and 13 during this period, the APFs are closed with zero potential U-, from the output of the trigger 7. Therefore, the state at their output does not change regardless of the state of the other inputs of the comparison circuits 12 and 13. In the third period of the APF, the comparison cycle is similar to that performed in the first For the case when the measured voltage L / x is less than the reference UQ (Uy U (jf,), the operation of the circuit is similar with the only difference that the information on the difference of the input voltages is taken from the output of the first comparison circuit 12. At the initial moment, when Uy Uoq О, and also in the particular case, when UQ const, there is no pulse at both outputs of the device, since the positive pulse 0. formed in this case at the output of the matching link does not change the zero state of the trigger 7 therefore, the signal Yc from the control unit during the reverse stroke of the APF has zero potential, and its presence at the input to the zero setting of trigger 7 does not allow changing the state at the output of this trigger. Consequently, the state at the output of both comparison circuits does not change. Technical and economic efficiency. The invention consists in increasing the reliability, noise immunity and increasing the number of functions performed by the device for comparing voltages by switching the first trigger on the counting input through a delay element blocking the control circuit for the back-up time of the NPF. Claim device Comparison of a voltage of an INR containing a driving generator of a rectangular or impulse1 coupled to the output directly to the installation input to the first trigger zero and through the sawtooth voltage generator to a non-inverted comparator input, the output of which is connected to the counting input through a matching link the first trigger, the sources of the reference and the measured voltages connected via the switching pi and, respectively, of the first and BTOPOIO keys to the inverter input of the comparator, and the control inputs mentioned keys, respectively, to the direct and inverse outputs of the second trigger, the first and second logic circuits of comparison, the first inputs of which are respectively connected to the direct and inverse outputs of the second trigger, the second inputs are combined and connected to the direct output of the first trigger, and the delay element made for example, in the form of an RS-flip-flop and a logical NAND, in the course of which is connected to the input of the zero setting of the R5-flip-flop and is the output of the delay element, the BbL --- switch, the output of which is the input B of the unit KS-Trig pa and ztoryg}; the input is the second input of the logical NAND element, the first input of which is connected to the direct output of the R5 triple player, characterized in that, in order to increase the reliability and enhance the functionality, the logical element is NOT inputted, the input of which is connected to the output of the matching link, and the output is with the third inputs of the first and second comparison circuits, and the waiting multivibrator, whose input is connected to the output of the master oscillator, and the output to the first input of the back-up element, the second input of which is connected to the output of the matching link, and the output d - with a counting input of the second triger. Sources of information, accounted for in the examination 1. Authors certificate of the USSR N 405104, cl. & 05 B 1/01, 1972. 2./automatic certificate of the USSR K 702341, cl. G, 05 V 1/01, 1978 (prototype).