Claims (2)
20 а выходы состо ний 1 и 9 генератора фазовых констант соединены с вспомогательными входами синхронизаторов пр мого и обратного каналов L 2 . 395 Недостатком этого фазоимпульсного реверсивного счетчика вл етс ограниченность его функциональных возможностей . Этот счетчик не позвол ет вести счет в пр мом коде, если гасло импульсов , поступающих по входу вычитани , больше числа импульсов по входу суммировани . Цель изобретени - расширение функциональных возможностей фазоимпульсного . реверсивного счетчика. Поставленна цель достигаетс тем, что в фазоимпульсный реверсивнь1й счетчик , содержащий фазоимпульсные декады , которые соединены последовательно, элемент РАВНОЗНАЧНОСТЬ, синхронизаторы , пр мого и обратного каналов, элемент вьщеленй нулевого состо ни , фазоимпульсных декад, блок индикации, генератор фазовых констант, первый и . второй элементы совпадени и триггер знака, входы которого соединены с выходами соответственно первого и второго элементов совпадени , первые входы которых соединены с шинами сложени и вычитани фазоимпульсного реверсивного счетчика, которые соединены с входами синхронизаторов соответственно пр мого и обратного каналов, вход первой фазоим пульсной декады соединен с выходом эле мента РАВНОЗНАЧНОСТЬ, входы которо го соединены с- выходами синхронизаторов пр мого и обратного каналов, выходы фазоимпул1зсных декад соединены с входами элемента вьщелени нулевого сое- то ни и входами блока И1эдикации, управ л юща шина которого со€;динена с выходной mmtoK генератора фазовых констант , выход состо ни нул которого сое динен с входом элемента вьщелени нулевого со :;то ни , а выходы состо ний 1 и 9 генератора фазовых констант соединены с вспомогатеш ными входами синхронизаторов пр мого и обратного каналов, введены дополнительный тригге элемент ИЛИ, первый, второй, третий и четвертый элементы И-НЕ, первый и вто рой элементы И и делитель частоты, . вход которого соединен с шиной удвоенн тактовой частоты и первыми входами пе вого и второго элементов И-НЕ, вторые входы которых соединены соответственн с пр мым и инверсным выходами делите д частоты, выход перво:го элемента ИНЕ соединен с входами тактового сигна ла генератора фазовых констант и фазоиктульсных декад, а вькод второго элемента И-НЕ соединен с первыми входа4 ми третьего и четвертого элементов И-НЕ, вторые входы которых соединены соответственно с пр мым и инверсным выходами триггера знака, выходы третьего и четвертого элементов И-НЕ соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены с выходом состо ни нул генератора фазовых констант , выходы первого и второго элементов И соединены с дополнительными входами синхронизаторов пр мого и обратного каналов соответственно, шины сложени и вычитани фазоимпульсного реверсивного счетчика соединены с входами элемента ИЛИ , выход которого соединен с входом сброса дополнительного триггера, выход и вход установки которого соединены соответственно с вторыми входами элементов совпадени и выходом элемента выделени нулевого состо ни . На фиг. 1 показана структурна схема фазоимпульсного реверсивного счетчика ;на фиг. 2 - временные диаграммы, по сн клцие функционирование фазоимпульсного реверсивного счетчика. Фазоимпульсный реверсиьнь1й счетчик содержит фазоимпульсные декады 1, которые соединены последовательно, элемент РАВНОЗНАЧНОСТЬ 2, синхронизаторы пр мого 3 и обратного 4 каналов. Элемент выделени нулевого состо ни 5, блок индикации 6, генератор фазовых констант 7, первый 8 и второй 9 элементы совпадени ,- триггер знака Ю, дополнительный триггер 11, элемент ИЛИ 12, первый 13, второй 14, третий 15 и четвертый 16 элементы И-НЕ, первый 17 и второй 18 элементы И и делитель частоты 19, входы триггера знака 1О соединены с выходами соответственно первого 14 и второго 13 элементов совпадени , первые входы которых соединены с шинами сложени 20 и вычитани 21 фазоимпульсного реверсивного счетчика, которые соединены с входами синхронизаторов соответственно пр мого 3и обратного 4 каналов, вход первой фазоимпульсной декады 1 соединен с выходом элемента РАВНОЗНАЧНОСТЬ 2, входы которого соединены с выходами синхронизаторов пр мого 3 и обратного 4каналов7 выходы фазоимпульсных декад 1 соединены с входами элемента вьгДелени нулевого состо ни 5 и входами блока индикации 6, управл юща шина которого соединена с выходной шиной генератора фазовых констант 7, выход состо ни нул которого соединен с входом эл мента 1 и 9 генератора фазовых ко стант 7 соединены с вспомогательными входами синхронизаторов пр мого 3 и обратного 4 каналов, вход делител 19 соединен с шиной удвоенной тактовой частоты 22 и первыми входами первого 13 и второго 14 элементов И-НЕ, вторые входы которых соединены соответственно с инверсным и пр мым выходам делител частоты 19, выход первого элемента И-НЕ 13 соединен с входами тактового сигнала генератора фазовых констант 7 и фазоимпульсных декад 1, выход второго элемента И-НЕ 14 соединен с первыми входами третьего 1 5 и четвертого 16 элементов И-НЕ, вторы входы которых соединены соответственн с пр мым и инверсным выходами тригге ра знака 10, выходы третьего 15 и чет вертого 16 элементов И-НЕ соединены nepBbfRiH входами соответственно первог 17и второго 18 элементов И, вторые входы которых соединены с выходом состо ни нул генератора фазовых констант 7, выходы первого 17 и второго 18элементов И соединены с дополнительными входами синхронизаторов пр мого 3 и обратного 4 каналов соответст венно, шины сложени 20 и вычитани 21 фазоимпульсного реверсивного счетчика соединены с входами элемента ИЛИ 12, выход которого соединен с входом сброса дополнительного триггера 11, вы ход и вход установки которого соединены соответственно с вторыми входами элементов совпадени 8 и 9 и выходом элемента выделени нулевого состо ни Фазоимпульсный реверсивный счетчик работает следующим образом. Синхронизатор импульсов пр мого счета 3 идентичен синхронизатору обратного счета 4. Отличие заключаетс лишь в том, что на синхронизатор пр мого канала 3 подаетс сигнал, задержанный относительно тактовых импульсо с выхода состо ни нул генератора кон стант 7, а на синхронизатор обратного канала 4 - сигнал, расширенный до Т , прив занный также к импульсной константе О. Таким образом, чтобы счет вести в пр мом коде в случае, когда М. тДе число импульсов, поступающих на вход сложени 2О, а М число импульсов, поступающих на вход 21, достаточно в синхронизеп-оры пр мого 3 и обратного 4 каналов при переходе счетчика через ноль помен ть сигналы . Элемент выделени нулевого состо ни 5 фиксирует переход через ноль и устанавливает триггер 11 в единичное состо ние. С по влением первого импульса из ff или fA икшульсных последовательностей триггер 11 устанавливаетс в нулевое состо ние. Единичное состо ние триггера 11 позвол ет через входные элементы совпадени 8 и 9 устанавливать тем же первым импульсом из ЛАили М импульсных последовательностей триггер знака Ю в такое положение, при котором счет проход щей первой импульсной последовательности будет вестись в пр мом коде. Дл формировани сигналов О и О и осуществлени их подачи в определённый триггером знака 1О канал синхронизатора служат логические элементы И-НЕ 13-16, делитель частоты 19 и элементы И 17 и 18. Удвоенна тактова частота 2l;|., поступа на делитель частоты 1.9 (фиг. 2а) и на два логических элемента И-НЕ 13 и 14, образует две f тактовые импульсные последовательности, сдвинутые одна относительно другой на Т/2 (фиг. 2 в, г). Одна из этих последовательностей испопьзуетс дл формировани сигнала а друга - как р. тактова импульсна последовательность. Если триггер знака 10 находитс в единичном состо нии, то с вьЕх;ода логического элемента И-НЕ 15 снимаетс сдвинута на Т/ 2 тактц а последовательность (фиг. 2з), ас логического элемента И-НЕ 16 - единичный логический сигнал (фиг. 2и). Эти сигналы поступают на элементы И 17 и 18, и в этом случае на входе синхронизатора 3 будет сигнвл 0,,ia на входе синхронизатора 4 - Сигнал О (фиг. 2д). При изменении состо ни триггера знака 10 на входе синхронизатора 3 присутствует сигнал О, а на входе синхронизатора 4 сигнал O-j (см. фиг. 2). Таким образом, предложенный фазоимпульсный реверсивный счетчик может примен тьс в устройствах, где результат счета имеет различные знаки. При этом истинный отсчет обеспечиваетс без значительного усложнени счетчика и устройства индикации и дополнительно не увеличиваетс врем выдачи результата счета. Формула изобретени Фазоимпульсный реверсивный счетчик, содержащий фазоимпульсные декады, которые соединены последовгательно, элемент РАВНОЗНАЧНОСТЬ, синхронизаторы пр мого и обратного каналов, эле мент вы-делени нулевого состо ни , блок индикации , генератор фазовых констант, первый и второй элементы совпадени и триггер знака, входы которого соединены с выходами соответственно первого и второго элементов совпадени , первые входы которых соединены с шинами сложени и вычитани фазо1Ш1пульсного реверсивного счетчика, которые соединены с вхо . дами синхронизаторов соответственно пр мого и обратного каналов, вход первой фазоимпульсной декады соединен с выходом элемента РАВНОЗНАЧНОСТЬ, входы которого соединены с выходами синхро низаторов пр мого и обратного каналов, вьхходы фазоимпульсных декад соединены входами элемента выделени нулевого соето ни и входами блока щодикации, управл юца шина которого соединена с выходной шиной генератора фазовых констант, выход состо ни нул которого соединен с входом г)лемента выделени нулевого состо ни , а выходы состо ний i и 9 генератора фазовых констгант соединеиаи с вспомогательными входами синхронизаторов пр мого и обратного каналов, отличающийс тем, что, с целью расширени функциональных возможностей, в него введены дополнитеиьный триггер, элемент ИЛИ, первый, второй, третий и четвертый элементы И-НЕ, первый и второй элементы И и делитель частоты, вход которого соединен с шиной удвоенной тактовой часготы и первыми входами первог и второго элементов И-НЕ, вторые входы которых соединены с; ответственно с пр мым и инверсным выходами делител частоты, выход первого элемента И-НЕ соединен с входами тактового сигнала генератора фазовых констант и фазоимпульсных декад, а выход второго элемента И-НЕ соединен с первыми входами третьего и четвертого элементов И-НЕ, вторые входы которых соединены соответ ственно с пр мым и инверсным выходами триггера знака, выходы третьего и чет вертого элементов И-НЕ соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены с выходом состо ни О генератора фазовых констант, выходы первого и второго элементов И соединены с дополнительными входами синхронизаторов пр мого и обратного кана-лов соответственно, шины сложени и вычитани фазоимпупьсного реверсивного счетчика соединены с входами элемента ИЛИ, выход которого соединен с входом сброса дополнительного триггера, выход и вход установки которого соединены соответственно с вторыми входами эле-; ментов совпадени и выходом элемента выделени нулевого состо ни . . , . Источники информации,; прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 524323, кл. Н 03 К 29/ОО, 1975. 20a, the outputs of states 1 and 9 of the generator of phase constants are connected to the auxiliary inputs of the synchronizers of the forward and reverse channels L 2. 395 The disadvantage of this phase-pulse reversible counter is the limitation of its functionality. This counter does not allow counting in the direct code if the pulses coming at the subtraction input are more than the number of impulses at the summing input. The purpose of the invention is to expand the functionality of the phase pulse. reversible counter. The goal is achieved by the fact that in a phase-pulse reversible counter, containing phase-pulse decades, which are connected in series, the EQUALITY element, synchronizers, forward and reverse channels, an element of the zero state, phase-pulse decades, the display unit, the phase constant generator, the first and the phase constants. the second match element and the trigger of the sign, whose inputs are connected to the outputs of the first and second matches, respectively, the first inputs of which are connected to the addition and subtraction busses of a reverse-phase reversible counter, which are connected to the synchronizer inputs of the forward and reverse channels, respectively, are connected to the first pulse decade phase with the output of the EQUALITY element, the inputs of which are connected with the outputs of the synchronizers of the forward and reverse channels, the outputs of the phase-impulse decades are connected with the inputs The zero-voltage link and the I1-eduction block inputs, whose control bus is connected to the output mmtoK of the phase constant generator, the zero state output is connected to the zero zero input element with:; 1 and 9 of the generator of phase constants are connected to the auxiliary inputs of the synchronizers of the forward and reverse channels, the additional trigger element OR, the first, second, third and fourth elements AND –NE, the first and second elements AND and the frequency divider, are introduced. the input of which is connected to the bus of doubled clock frequency and the first inputs of the first and second AND-NOT elements, the second inputs of which are connected respectively to the direct and inverse outputs, divide the frequency d, the output of the first INE element is connected to the inputs of the clock signal of the phase constant generator and phase-dictating decades, and the code of the second AND-NOT element is connected to the first inputs of the third and fourth AND-NOT elements, the second inputs of which are connected respectively to the direct and inverse outputs of the sign trigger, the outputs of the third and fourth el The AND-NOTs are connected to the first inputs of the first and second elements AND, the second inputs of which are connected to the zero state output of the phase constant generator, the outputs of the first and second AND elements are connected to the additional inputs of the forward and reverse channels synchronizers, respectively, the addition and subtraction bus phase pulse reversible counter connected to the inputs of the OR element, the output of which is connected to the reset input of an additional trigger, the output and installation of which are connected respectively to the second the two inputs of the match elements and the output of the zero state selection element. FIG. 1 shows a block diagram of a phase-pulse reversible counter; FIG. 2 - timing diagrams, explanation of the operation of a phase-pulse reversible counter. Phase pulse reverse meter contains phase pulse decades 1, which are connected in series, the EQUIVALENCE element 2, synchronizers of forward 3 and reverse 4 channels. Element of the zero state of state 5, display unit 6, phase constant generator 7, first 8 and second 9 elements of coincidence, trigger sign U, additional trigger 11, element OR 12, first 13, second 14, third 15 and fourth 16 elements AND - NOT, the first 17 and second 18 And elements and the frequency divider 19, the inputs of the 1O sign trigger are connected to the outputs of the first 14 and second 13 elements of a match, respectively, the first inputs of which are connected to the buses of addition 20 and subtraction 21 phase-pulse reversing counter, which are connected to the inputs synchronizer respectively, the forward 3 and inverse 4 channels, the input of the first phase-pulse decade 1 is connected to the output of the EQUALITY element 2, the inputs of which are connected to the outputs of the forward 3 synchronizers and the reverse 4 channels 7 outputs of the phase-pulse decades 1 whose control bus is connected to the output bus of the generator of phase constants 7, the output of the zero state of which is connected to the input of element 1 and 9 of the generator of phase constants 7 connected to the auxiliary input direct 3 and reverse 4 channels synchronizers, the input of the divider 19 is connected to the dual clock frequency bus 22 and the first inputs of the first 13 and second 14 I-NOT elements, the second inputs of which are connected respectively to the inverse and forward outputs of the frequency divider 19, the output of the first the element AND-NOT 13 is connected to the clock inputs of the generator of phase constants 7 and phase-pulse decades 1, the output of the second element AND-HE 14 is connected to the first inputs of the third 1 5 and fourth 16 AND-NOT elements, the second inputs of which are connected respectively to the right and inv The sign outputs of the 10 sign trigger, the outputs of the third 15 and fourth 16 AND-NOT elements are connected by nepBbfRiH inputs, respectively, of the first 17 and second 18 And elements, the second inputs of which are connected to the output of the zero state of the phase constant generator 7, the outputs of the first 17 and second 18 And elements connected to the additional inputs of the synchronizers of forward 3 and reverse 4 channels, respectively, the addition bus 20 and the subtraction of 21 phase-pulse reversible counter are connected to the inputs of the OR element 12, the output of which is connected to the reset input of the additional The trigger 11, the output and input of which is connected to the second inputs of the coincidence elements 8 and 9 and the output of the zero state selection element, respectively. The pulse-reversing counter works as follows. The forward count pulse synchronizer 3 is identical to the count down synchronizer 4. The only difference is that the forward channel synchronizer 3 receives a signal delayed relative to the clock pulses from the zero output of the constant generator 7, and the reverse channel synchronizer 4 has a signal extended to T, also linked to the pulse constant O. So that the counting is done in the forward code when M. TDE is the number of pulses arriving at the input of the addition 2O, and M is the number of pulses arriving at the input 21,sinhronizep-3 Orae direct and reverse channels 4 through the transition counter pomenyatsya be zero signals. The zero state selection element 5 fixes the zero crossing and sets trigger 11 to one state. With the appearance of the first impulse from the ff or fA of the pulsing sequences, the trigger 11 is set to the zero state. The unit state of the trigger 11 allows, through the input elements of coincidence 8 and 9, to set the same first pulse from the LAili M pulse sequences to trigger the sign U in a position in which the passing of the first pulse sequence is conducted in the forward code. To form signals O and O and implement them to feed into the synchronizer channel defined by the 1O sign, the logical elements are AND-NOT 13-16, frequency divider 19 and elements 17 and 18. Doubled clock frequency 2l; |., Arriving at frequency divider 1.9 (Fig. 2a) and on two logical elements AND-NOT 13 and 14, forms two f clock pulse sequences, shifted one relative to the other by T / 2 (Fig. 2 c, d). One of these sequences is used to form a signal and the other is used as p. clock pulse sequence. If the trigger of sign 10 is in the single state, then with vEx; the gate of the NAND gate 15 is removed shifted by T / 2 tactics and the sequence (Fig. 2h), the logic element AND-HEN 16 is a single logical signal (Fig. 2i). These signals are sent to the elements of And 17 and 18, and in this case at the input of the synchronizer 3 will be the signal 0,, ia at the input of the synchronizer 4 - Signal O (Fig. 2e). When the state of the trigger 10 changes at the input of the synchronizer 3, the signal O is present, and at the input of the synchronizer 4 the signal O-j (see Fig. 2). Thus, the proposed phase pulse reversible counter can be used in devices where the counting result has different signs. At the same time, a true count is provided without significant complication of the counter and the display device and the time for issuing the counting result is not further increased. The invention has a Phase-pulse reversible counter containing phase-impulse decades, which are connected in series, the EQUALITY element, forward and reverse channel synchronizers, the zero-state isolation element, the display unit, the generator of phase constants, the first and second elements of the match and the sign trigger, inputs which are connected to the outputs of the first and second elements of coincidence, respectively, the first inputs of which are connected to the addition and subtraction buses of a 1S1Pulse reversible counter, which are dineny with WMO. On each of the synchronizers of the forward and reverse channels, the input of the first phase-pulse decade is connected to the output of the EQUALITY element, whose inputs are connected to the outputs of the forward and reverse channel synchronizers, the phase-pulse decades are connected by the inputs of the zero-output selection element and the inputs of the scheduling unit, control unit which is connected to the output bus of the generator of phase constants, the output of the zero state of which is connected to the input g) of the zero state isolation element, and the outputs of states i and 9 are Routing phase constants of the connection with the auxiliary inputs of the forward and reverse channel synchronizers, characterized in that, in order to expand the functionality, an additional trigger, the OR element, the first, the second, the third and the fourth AND-NOT elements, the first and second elements are entered into it And the frequency divider, the input of which is connected to the bus of the doubled clock frequency and the first inputs of the first and second elements of NAND, the second inputs of which are connected to; Responsibly with the direct and inverse outputs of the frequency divider, the output of the first AND-NO element is connected to the clock inputs of the phase constant generator and the phase-pulse decades, and the output of the second AND-NO element is connected to the first inputs of the third and fourth AND-NOT elements, the second inputs of which connected to the direct and inverse outputs of the sign trigger, respectively, the outputs of the third and fourth elements of the IS – NE are connected to the first inputs of the first and second AND elements, respectively, the second inputs of which are connected to the output of the O g state the phase constant generator, the outputs of the first and second elements I are connected to the additional inputs of the synchronizers of the forward and reverse channels, respectively, the addition and subtraction bus of the phase-impedance reversing counter are connected to the inputs of the OR element whose output is connected to the reset input of the additional trigger, output and installation input which are connected respectively with the second inputs ele; matches the output of the zero state selection element. . , Information sources,; taken into account during the examination 1. USSR author's certificate No. 524323, cl. H 03 K 29 / GS, 1975.
2.Ситников Л. С., Ут ков Л. Л. С.четчиковые структуры на фааоимпульсных интегральных декадах. Автометри , № 3,. 1973, с. 93-98, рис. 1 (прототип).2. Sitnikov, L.S., Utkov, L.L.S., Counter Structures on Phase-Pulse Integral Decades. Avtometri, No. 3 ,. 1973, p. 93-98, fig. 1 (prototype).
4-IS04JЧ -VjS . Ч ЧдSv,4-IS04JH -VjS. ChdSv,
JJ
РR
ПP
I. I.
IIIIIiii
1I1 II1I1 II
III.IIIII.II
hh
LL
II