Claims (1)
Изобретение относитс к автоматик и вычислительной технике и может быть использовано в качестве многопрограммного пересчетного устройства распределител импульсов. Известен реверсивный кольцевой счетчик на регистрах с перекрестными св з ми, содержащий триггеры, логические элементы Исключающее ИЛИ и де шифратор l . Недостатком известного устройства вл етс сложность и узкие функциональные возможности. Наиболее близким к предлагаемому вл етс реверсивный кольцевой счетчик , содержащий NDt триггеров, такто вые входы которых соединены с тактовой шиной, N логических элементов 2-2И-ИЛИ-НЕ, первый и второй входы каждого элемента i-ro разр да соединены соответственно с первой шиной управлени пор дком счета и с инверс ным выходом Dt-триггера предыдущего (i-l)oro разр да, третий- вход соединен со второй шиной управлени пор дком счета, а четвертый вход соединен с инверсным выходом Dt триггера (if2)-ro разр да 2} , Недостатком известного устройства вл етс недостаточно широкие функциональные возможности за счет того, что устройство имеет только два режима пересчета. Цель изобретени - расширение функциональных возможностей путем обеспечени (нар ду с обычными режимами и обратного пересчета) дополнительных режимов пересчета. Поставленна цель достигаетс тем, что в реверсивный кольцевой счетчик, содержащий Ш1 триггеров, тактовые входы которых соединены с тактовой шиной, N логических элементов 2-2ИИЛИ-НЕ , первый и второй входы каждого элемента разр да соединены соответственно с первой шиной управлени пор дком счета и с инверсным выходом Dt триггера предыдущего (i-l)-ro разр да третий вход соединен со второй шиной управлени пор дком счета, а четвертый в-ход соединен с инверсным выходом Dt триггера (i+2)-ro разр да введены первый логический элемент И, первый, второй и третий входы которо го соединены соответственно с инверс ными выходами Dt триггеров первого и последнего разр дов и с первой дополнительной шиной управлени пор дKQM счета, второй логический элемент И, первый, второй и третий входы которого соединены соответственно с пр мыми выходами Dt триггеров первого и последнего разр дов и с второй допол нительной шиной управлени пор дком счета, логический элемент ИЛИ, первы и второй входы которого соединены с выходами первого и второго элем1ентов И, счетный триггер, счетный вход кот рого соединен с выходом элемента ИЛИ la установочные входы соединены с третьей и четвертой дополнительными шинами управлени пор дком счета, а его выходы - с шинами управлени пор дком счета. На фиг. 1 представлена схема реверсивного кольцевого счетчика; на фиг. 2 - таблица кодов при различных логических потенциалах на управл ющих шинах (дл ). .Устройство содерх ит реверсивный счетчик на NDt триггерах .. и логических элемет ах , 2-2,,., 2-2И-ИЛИ-НЕ с двум шинами 3 и 4 управлени пор дком, счета, первый логический элемент 5 И, подключенный по одному из входов к первой дополнительной шине 6 управлени режимом пересчета, второй логический элемент 7 И, подключенный по одному из входо к второй дополнительной шине 8 управ лени режимом счета, логический элемент 9 ИЛИ, счетный триггер 10,установочные S и R входы которого подклю чены к третьей и четвертой шинам 11 и 12 управлени режимом счета, шину 13 установки, тактовую шину 14. g Дл подготовки устройства к рабо1ге все триггеры Dt псь общей команде Установка О привод тс в нулевое состо ние. Устройство работает следующим образом . При одновременном приложении к шинам 6 и 8 нулевых логических потен циалов в такт поступлени импульсов , на шину 14 обеспечиваютс обычные режимы пересчета в коде Либау-Крейга При ЭТОМ пор док счета (пр мой или обратный) задаетс путем первоначальной установки счетного триггера 10 в нулевое или единичное логическое состо ние (с помощью шин 11 и 12 управлени ), другими словами, путем обеспечени соответствующих логических уровней потенциалов на шинах 3 и 4 (фиг. 2, 15 и 1-6) . Первый дополнительно введенный режим пересчета устройства создаетс при подаче на шину 8 нулевого потенциала, а на шину 6 - единичного потенциала. При этом если счетный триггер 10 имеет единичное исходное состо ние, то в такт поступлени импульсов на шину 14 сначала создаетс пр мой полный цикл пересчета в коде Либау-Крейга (фиг.2,17)« Если триггер 10 имеет нулевое исходное состо ние, то сначала создаетс полный цикл обратного пор дка пересчета в коде Либау-Крейга.В обоих случа х после первого полного цикла ересчета все триггеры устанавливают ноль. При этом на выходе элемента возникает единичный потенциал. От переднего фронта изменени его выходного потенциала через элемент 9 ИЛИ запускаетс счетный триггер 10 и переходит в другое логическое состо ние . На шинах 3 и 4 первоначальные потенциалы автоматически смен ютс на обратные и счетчик подготавливаетс к обратному пор дку пересчета . Со следующего такта поступлени импульсов на шину 14 формируетс второй полньГй цикл обратного пор дка (по сравнению с первоначальным пор дком) пересчета в коде Либау-Крейга. Последующие циклы пересчета аналогичны описанным двум циклам. Таким образом, при первом дополнительном режиме работы устройства после каждого полного 2М-тактного цикла пересчета с помощью триггера 10 осуществл етс автоматический реверс счетчика и, в результате, формирование на единичных выходах его триггеров специального кода пересчета , представленного в таблице (фиг. 2, 17). Дополнительно введенный второй режим пересчета устройства создаетс при наличии нулевого потенциала на шине 6 и единичного - на шине 8 (фиг, 2, 18). При этом если счетный триггер 10 имеет единичное исходное состо ние, то в такт поступлени импульсов на шину 14 сметчик, начина с первого разр да, заполн етс единицами, В такт установлени всех триггеров на единичное положение срабатывает логический элемент 7 И и через элемент 9 ИЛИ триггер 10 перебрасываетс в другое состо ние. На шинах 3 и i автоматически смен ютс потенциалы на отратные и, те самым, счетчик подготавливаетс к о ратному пор дку пересчета. В последующих тактах работы устройства триггеры счетчика, начина с послед него разр да, заполн ютс нул ми. 8 последнем такте этого цикла все три геры счетчика устанавливаютс в нул вые состо ни (фиг. 2, 18). Во втором цикле второго дополнительного режима работы происходит поочередное заполнение единицами триггеров начина с последнего разр да . В такт установлени всех триггеров в единичное положение снова происходит срабатьшание элемента 7 И и триггера 10. В результате счетчик переходит в реверсивный режим работы и в такт поступлени импульсов его триггеры, начина с первого разр да поочередно заполн ютс нул ми (фиг.2 18). Последующие циклы пересчета второго дополнительного режима устройст ва анал ргичны его первым двум циклам В этом режиме работы если триггер 10 имеет нулевое исходное состо ние, то формирователь кодов пересчета на чинаетс со второго цикла. Дл создани третьего и четвертого дополнительных режимов формировани специальных кодов пересчета (фиг. 2, 19 и 20) на шинах 6 и 8 одновременно подаютс единичные потенциалы . Этим обеспечиваетс анализ как нулевых, так и единичных полных кодовых комбинаций через каждые N тактов работы устройства, поочередно срабатывание элементов 5И и 7И/ а также периодический переброс триггера 10 и автоматическое реверсирование счетчика через каждые N тактов (в отличие от первых двух дополнительных режимов, при которых автоматически реверсирование осуществл етс через каждые 2N тактов). 8 результате на единичных выходах Dt триггеров счетчика формируютс специальные кодовые комбинации, представленные на фиг. 2, 19 (дл единичного 2 исходного состо ни счетного триггера 10 Т) и на фиг. 2, 20 (дл нулевого его исходного состо ни ). Таким образом, предлагаемый реверсивный кольцевой счетчик при небольшой дополнительно введенной аппаратуре и простоте управлени обеспечивает , нар ду с двум известными основными режимами пересчета в коде Либау-Крейга, еще четыре дополнительных режима пересчета. Благодар этому предлагаемое устройство в целом обладает достаточно широкими функциональными возможност ми и может найти применение в различных системах автоматики и вычислительной техники. Формула изобретени Реверсивный кольцевой счетчик, содержащий №t триггеров, тактовые входы которых соединены с тактовой шиной, N логических элементов 2 2ИИЛИ-НЕ , причем первый и второй входы каждого элемента i-го разр да соединены соответственно с первой шиной управлени пор дком счета и с ин- версным выходом Dt триггера предыдущего (i-l)-ro разр да, третий вход соединен с второй шиной управлени пор дком счета, а четвертый вход с инверсным выходом Dt триггера (i+2)-ro разр да, отличающийс тем, что, с целью расширени функциональных возможностей, в него введены первый логический элемент И, первый, второй и третий входы которого соединены соответственно с инверсными выходами Dt три1- герое первого и последнего разр дов и с первой дополнительной иинойуправлени пор дком счета, второй логический элемент И, первый, второй и третий входы которого соединены соответственно с пр мыми выхоами Dt триггеров первого и последнего разр дов и с второй дополнительной шиной управлени пор дком счета, огический элемент ИЛИ, первый и второй входы которого соединены с выходами первого и второго элементов , счетный триггер, счетный вход которого соединен с выходом элемента ИЛИ, установочные входы соединены третьей и четвертой дополнительными шинами управлени пор дком счеа , а его выходы - с шинами управени пор дком счета. 7 Источники информации, прИн тые во внимание при экспертизе 1. Авторское CBMfleTer-bcfiBo СССР W ЗиОБ, кл. Н 03 К 17/00, 1970. 9190928 2, Коротынский А.Е., Гуздеватый В. В. Реоерсивный счетчик импульсов по схеме кодового кольца. Приборы и техника эксперимента IX k 1978.The invention relates to automation and computing and can be used as a multi-program pulse distributor counting device. A reverse ring counter on cross-register registers is known, which contains triggers, logical elements XOR, and de-encoder l. A disadvantage of the known device is the complexity and narrow functionality. Closest to the proposed is a reversible ring counter containing NDt flip-flops, the clock inputs of which are connected to the clock bus, N logic elements 2-2 AND-OR-NOT, the first and second inputs of each element of the i-ro bit are connected respectively to the first bus control of the counting order and the inverse output of the Dt-trigger of the previous (il) oro bit, the third input is connected to the second control bus of the counting line, and the fourth input is connected to the inverse Dt trigger of the trigger (if2) -ro bit 2} The disadvantage of the known device is Insufficient functionality due to the fact that the device has only two recalculation modes. The purpose of the invention is to expand the functionality by providing (along with conventional modes and a reverse recalculation) additional recalculation modes. The goal is achieved by the fact that in a reversible ring counter containing W1 flip-flops, clock inputs of which are connected to the clock bus, N logic elements 2–2, OR-NOT, the first and second inputs of each bit element are connected respectively to the first control bus of the counting order and with the inverted output Dt of the trigger of the previous (il) -ro bit, the third input is connected to the second control bus of the counting order, and the fourth one in the turn is connected to the inverse output Dt of the trigger (i + 2) -ro bit, the first logic element And, first, second and the third inputs of which are connected respectively with the inverse outputs Dt of the first and last bit triggers and with the first additional control bus pores dKQM of the account, the second logical element I, the first, second and third inputs of which are connected respectively with the direct outputs Dt of the first and last triggers bits and with the second additional control bus for counting, the logical element OR, the first and second inputs of which are connected to the outputs of the first and second elements AND, the counting trigger, the counting input of which is connected to Exit OR la adjusting inputs are connected to the third and fourth additional tires range order controlling the account, and its outputs - to the order accounts control tires. FIG. 1 shows a diagram of a reversible ring counter; in fig. 2 - a table of codes at different logical potentials on control buses (dl). . The device contains an up and down counter on NDt triggers .. and logic elements ah, 2-2 ,,., 2-2I-OR-NOT with two buses 3 and 4, controlling the order, counting, first logic element 5 AND, connected by one of the inputs to the first additional bus 6 controls the conversion mode, the second logic element 7 AND connected via one of the inputs to the second additional bus 8 management of the counting mode, logic element 9 OR, the counting trigger 10, the installation S and R inputs are connected to the third and fourth tires 11 and 12 control account mode, the bus 13 us The clock bus is set to 14. g. To prepare the device for operation, all Dt triggers are assigned to the common command. Setup O is set to zero. The device works as follows. When simultaneously applying to busbars 6 and 8 zero logic potentials in time with the arrival of pulses, bus 14 provides the usual conversion modes in the Libau-Craig code. At THIS, the order of the counting (forward or reverse) is set by initial setting of the counting trigger 10 to zero or a single logical state (using control buses 11 and 12), in other words, by providing corresponding logical potential levels on buses 3 and 4 (Figs. 2, 15 and 1-6). The first additionally introduced recalculation mode of the device is created when a zero potential is applied to the bus 8, and a single potential to the bus 6. At the same time, if the counting trigger 10 has a single initial state, then at the pulse arrival time to the bus 14, a direct full conversion cycle is first created in the Libau-Craig code (Fig. 2,17). "If the trigger 10 has a zero initial state, then first, a complete cycle of the inverse order of recalculation is created in the Liebau-Craig code. In both cases, after the first full cycle of recalculation, all triggers set zero. In this case, a single potential occurs at the output of the element. From the leading edge of the change in its output potential, through element 9 OR, the counting trigger 10 is triggered and transitions to another logical state. On tires 3 and 4, the initial potentials are automatically reversed and the counter is prepared for the reverse order of recalculation. From the next cycle of pulses arriving at the bus 14, the second full cycle of the reverse order (as compared with the initial order) of the recalculation in the Libau-Craig code is formed. Subsequent cycles of recalculation are similar to the two cycles described. Thus, during the first additional operation mode of the device, after each complete 2M-cycle recalculation cycle, trigger 10 automatically reverses the counter and, as a result, the special recalculation code presented in the table is formed on the unit outputs of its triggers (Fig. 2, 17 ). An additionally introduced second recalculation mode of the device is created when there is zero potential on bus 6 and a single on bus 8 (Figs. 2, 18). Moreover, if the counting trigger 10 has a single initial state, then at the time of receipt of the pulses on the bus 14, the estimator, beginning with the first bit, is filled with units. In the tact of setting all triggers to the single position, the logical element 7 AND is triggered trigger 10 is moved to another state. On tires 3 and i, the potentials are automatically changed to negative ones and, by the same token, the meter is prepared for a short order of recalculation. In the subsequent cycles of operation of the device, the counter triggers, beginning with the last bit, are filled with zeros. 8, the last cycle of this cycle, all three heres of the counter are set to zero states (Figs. 2, 18). In the second cycle of the second additional mode of operation, alternate filling in of the trigger units starts from the last digit. In the tact of setting all the triggers to a single position, element 7 and trigger 10 are again triggered. As a result, the counter goes into reversible mode of operation and its triggers start to the tact of the pulses, starting from the first bit, alternately filled with zeroes (Fig. 18) . Subsequent cycles of recalculation of the second additional mode of the device are analogous to its first two cycles. In this mode of operation, if trigger 10 has a zero initial state, then the generator of recalculation codes starts from the second cycle. In order to create the third and fourth additional modes of forming special conversion codes (Figs. 2, 19, and 20), unit potentials are simultaneously applied to buses 6 and 8. This provides an analysis of both zero and single full code combinations every N cycles of operation of the device, alternating the operation of elements 5I and 7I /, as well as periodic switching of the trigger 10 and automatic reversal of the counter every N cycles (as opposed to the first two additional modes). automatically reversed every 2N cycles). 8, as a result of the unit outputs Dt of the counter triggers, the special code combinations shown in FIG. 2, 19 (for a single 2 initial state of the counting trigger 10 T) and in FIG. 2, 20 (for its zero initial state). Thus, the proposed reversible ring counter, with a small addition of equipment and ease of control, provides, along with two well-known basic recalculation modes in the Libau-Craig code, four more additional recalculation modes. Due to this, the proposed device as a whole has rather wide functional capabilities and can be used in various automation systems and computing. The invention of the reversible ring counter containing the number t of the flip-flops, the clock inputs of which are connected to the clock bus, N logical elements 2 2ILI-NOT, the first and second inputs of each element of the i-th bit connected respectively to the first bus control the inverted output Dt of the trigger of the previous (il) -ro bit, the third input is connected to the second control bus of the counting order, and the fourth input with the inverse output Dt of the trigger (i + 2) -ro bit, characterized in that the purpose of expanding the functionality The first logical element I is entered into it, the first, second and third inputs of which are connected respectively to the inverse outputs Dt of the three characters of the first and last bits and the first additional control of the counting order, the second logical element of And, the first, second and third inputs connected to the direct outputs Dt of the flip-flops of the first and last bits, respectively, and with the second additional control bus for the counting order, an ORic element, the first and second inputs of which are connected to the outputs of the first and second e ementov, counting trigger count input coupled to an output of the OR gate, connected to adjusting inputs of the third and fourth additional control rails schea range order, and its outputs - with tires upraveni range order account. 7 Sources of information, taken into account in the examination 1. Copyright CBMfleTer-bcfiBo USSR W ZiOB, cl. H 03 K 17/00, 1970. 9190928 2, Korotinsky AE, Guzdevaty V.V. Reoersive pulse counter according to the code ring scheme. Instruments and Experimental Technique IX k 1978.