Изобретение относитс к области вычислительной техники, электроники автоматики и, в частности, может быть использовано при создании боль ших интегральных схем на дополн ющи МДП-транзисторах. Известны инверторы на дополн ющих МДП-транзисторах и логические элементы, выполн ющие различные логические функции, существенными при наками которых вл етс наличие в них пар Г1 и р-канальных транзистов, в которых сток п-канального транзис тора подключен к стоку р-канального транзистора и к логическому выходу элемента, затвор п-канального транзистора подключен к затвору р-канального транзистора и к логическом выходу элемента, истоки п-канаильных транзисторов и их подложки подключе ны к общей шине, а истоки р-канальных транзисторов и их подложки подключены к плюсовой шине. Многовходовые логические элементы содержат группу последовательно и параллельно включенных транзисторов с каналами дополн ющих типов проводимости, причем группе последо вательно включенных транзисторов с каналами п-типа соответствует груп .па.р-канальных транзисторов, включенных параллельно, и наоборот. При этом каждому п-канальному транзистору соответствует р-канальный транзистор , затворы которого подключены ко входу элемента ij . Недостатком известных логических элементов вл етс наличие только одного выхода. Известен логический элемент, содержащий р д инверторов на дополн ющих МДП-транзисторах, первый инвертор подключен между шинами источника питани , а следующий - между одной из шин источника питани и выходом предыдущего инвертора, причем вход и выход каждого из инверторов вл ютс соответственно входом и выходом элемента, в каждом из инверторов подложки if-канальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов - к плюсовой шине 2 . Недостатком известного элемента вл етс реализаци функций только одного типа СНЕ-И либо НЕ-ИЛИ). Цель изобретени - расширение функц:;ональных возможностей элемента. Дл достижени поставленной цели в логическом элементе, содержащем 3 три инвертора на дополн ющий МДПтранэисторах , в котором первый инвер тор подключен между шинами источника питани , второй - между выходом первого и одного из шин источника пи тани , вход и выход каждого из инверторов вл ютс соответственно вх дом и выходом элемента, в каждом из инверторов подложки п-канальных тра зисторов подключены к общей шине, а подложки р-канальных транзисторов к плюсовой шине, третий инвертор включен между выходом второго инвер тора и одной из илин источника питани , не подключенной ко второму инвертору . На фиг. 1 представлена принципиальна схема логического элемента. Первый инвертор 1 на дополн ющих МДП-транзисторах 2 и 3, п- и р-канальном соответственно, подключен между плюсовой шиной 4 и общей шино 5; второй инвертор 6 на дополн ющих МДП-транзисторах 7 и 8 подключен ме ду плюсовой шиной 4 и выходом 9 пер вого инвертора; третий инвертор 10 на дополн ющих МДП-транзисторах И и 12 включен между выходом 13 второ го инвертора 6 и общей шиной 5. Вхо ды 14-16 инверторов вл ютс входами элемента, на которые поступают входные переменные X , Х, Х, выхо ды 9, 13, 17 инверторов вл ютс вы ходами элемента, на которых выполн ютс функции у,, , Y2 f УЗ Подложки П-канальных транзисторов 2, 7, 11 подключены к общей шине 5, подложки р-канальных транзисторов 3, 8, 12 -к плюсовой шине 4 . На фиг. 2 представлена таблица истинности, по сн юща работу элемента . Элемент работает следующим обрауом . Если на входы 14-16 поступает напр хсение логического нул , то закрыты п-канальные транзисторы 2, 7, 11 is инверторах 1, 6, 10 соответственно , а р-канальные транзисторы 3, 8, 12 открыты. Через открытые р-канальные транзисторы 3, 8, 12 на выходах 9, 13, 17 устанавливаетс напр жение логической единицы. На выходе 9 первого инвертора 1 реализуетс функци : YI - Ху На выходе 13 будет напр жение ло гической единицы всегда, когда на входе 14 будет напр жение логического нул ; если на входы 14 и 15 поступает напр жение логической единицы , на выходе 13 устанавливаетс напр жение логического нул . Следовательно , на выходе 13 выполн етс логическа функци ; Y X-f Напр жение на выходе 17 устанавливаетс равным напр жению логического нул при поступлении напр жени логиг ческой единицы на вход 16, так как открываетс транзистор 11 и закЕ лваетс транзистор 12. Напр жение логической единицы на выходе 17 устанавливаетс только тозгда, когда присутствует напр жение логичес ГОй единицы на выходе 13 и напр жение логического нул на входе 12. В соответствии с приведенной на фиг. 2 таблицей истинности можно установить, что на выходе 17 выполн етс функци : .Таким образом, предложенный логический элемент выполн ет три различные функции, что расшир ет его функциональные возможности. Формула изобретени Логический элемент, содержащий три инвертора на дополн ющих МДПтранзисторах , первый инвертор подключен между шинами источника питани , второй - между выходом первого и одной из шин источника питани , вход и выход каждого из инверторов вл ютс , соответственно, входом и выходом элемента, в каждом из инверторов подложки ti-канальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов - к плюсовой шине, отличающийс тем, что, с целью расширени функциональных возможностей, третий инвертор включен между выходом второго инвертора и одной из шин источника питани , неподключенной ко второму инвертору. Источники информации, прин тые во внимание при экспертизе; 1.Букреев И,И и др. Микроэлектронные схемы цифровых устройств, М., сов.радио , 1973.