SU1509874A1

SU1509874A1 - Одноразр дный сумматор

Info

Publication number: SU1509874A1
Application number: SU874274164A
Authority: SU
Inventors: Виктор Ильич Варшавский; Николай Александрович Голдин; Алексей Юрьевич Кондратьев; Борис Соломонович Цирлин
Original assignee: Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date: 1987-07-01
Filing date: 1987-07-01
Publication date: 1989-09-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретени - упрощение сумматора. Одноразр дный сумматор содержит МОП- транзисторы 1-6 N-типа и 7-12 P - типа. Истоки транзисторов 1,5 и 2 соединены со входами первого и второго слагаемых и затворами транзисторов 2, 11 и 1, 7

стоки транзисторов 1, 2, 7 - с истоком транзистора 3 и затворами транзисторов 4, 5, 8, 9

затворы транзисторов 3, 10 и исток транзистора 4 - со входом переноса

стоки транзисторов 3, 4, 8 - с выходом суммы и затворами транзисторов 6, 12

стоки 5, 6, 9 - с выходом переноса

истоки транзисторов 10, 11, 12 - с шиной питани , а их стоки - с истоками транзисторов 8, 7 и 9. В сумматор введен резистор 13, через который исток транзистора 6 соединен со стоком транзистора 7. 1 ил.

Description

i

(21)4274164/24-24

(22)01.07.87

(46) 23.09.89. Бкш. № 35

(71)Ленинградский электротехнический институт им. В.И.Уль нова (Ленина)

(72)В.И.Варшавский, Н.А.Голдин, А.Ю.Кондратьев и Б.С.Цирлин

(53)681.325.5(088.8)

(56) Авторское свидетельство СССР № 1100620, кл. G 06 F 7/50,1983. Авторское свидетельство СССР № 1439578. кл. G 06 F 7/50, 27.05.87.

(54)ОДНОРАЗРЯДНЫЙ СУММАТОР

(57) Изобретение относитс к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретени - упрощение сумматора. Одно- разр дньй сумматор содержит МОП-транзисторы 1-6 п-типа и 7-12 р-типа. Истоки транзисторов 1,5 и 2 соединены с входами первого и второго слагаемых и затворами транзисторов 2,11 и 1,7; стоки транзисторов 1,2,7 - с истоком транзистора 3 и затворами транзисторов 4,5,8,9; затворы транзисторов 3,10 и исток транзистора 4 - со входом переноса; стоки транзисторов 3,4,8 - с выходом суммы и затворами транзисторов 6,12; стоки 5,6,9 - с вькодом переноса; истоки транзисторов 10,11,12 - с шиной питани , а их стоки - с истоками транзисторов 8,7 и 9. В сумматор введен резистор 13, через который исток транзистора 6 соединен со стоком транзистора 7. 1 ил.

с

te

(Л

;о

00

:

Изобретение относитс к вычислиельной технике и может быть испольовано в процессорах ЭВМ.

Цель изобретени - упрощение сум- - атора.

На чертеже представлена схема одоразр дного сумматора.

Одноразр дный сумматор содержит МОП-транзисторы 1-6 п-типа, 7-12 р-ти-1о па, резистор 13, выходы S ; и С ; сумы и переноса соответственно и входы -, YJ и С j первого и второго слагаемых и переноса соответстсвенно.

Сумматор работает следующим обра- 15 зом.

Если на входе одного их слагаемых имеетс единичное значение, а на входе другого - нулевое значение (Х 1, Y. 0 или Х 1, Y. 0), один из тран-йО зисторов 1 или 2 будет открыт и на их стоках будет низкий потенциал, поскольку один из транзисторов 7 или 11 будет при этом закрыт.

Если единичное значение имеетс на входах обоих слагаемых (Х ; У- 1), то на стоках транзисторов 1 и 2 будет высокий потенциал, хот оба транзистора 7 и 11 будут при этом закрыты.

Если же на входах обоих слагав- 30 мых имеетс нулевое значение (Х - Y. 0), то оба транзистора 1 и 2 будут закрыты и на их стоках будет высокий потенциал, так как транзисторы 7 и 11 при этом будут открыты. 35

Таким образом потенциал на стоках транзисторов 1,2 и 9 соответствует логической функции ЭКВИВАЛЕНТНОСТЬ обоих слагаемых , т.е. X, Y..

Аналогично, транзисторы 3,4 и 8,1040 реализуют логическую функцию ЭКВИВАЛЕНТНОСТЬ дл значений, поступающих На затворы этих транзисторов,, т.е. на выходе S, реализуетс логическа функци 45

S,. Х- ф Y; ®С ;.,.

При нулевом значении на входах обоих слагаемых (Х Y 0) на затворах транзисторов 5 и 12 имеетс высокий потенциал, и транзистор 5 открыт, Q а транзистор 12 закрыт, при этом на стоках транзисторов 5 и 6 будет низ-„ кий потенциал, т.е. на выходе С,- - нулевое дначение (сi 0).

Если на входе одного из слагаемых 55 имеетс единичное значение, а на входе другого слагаемого - нулевое значение (X. -1, У , 0. или X . 0, У, 1), то на затворах транзисторов 5 и 12

будет низкий потенциал, и транзистор

12будет открыт, а транзистор 5 закрыт . Если пр-и этом на выходе суммы имеетс нулевое значение, что возможно только при единичном значении на входе переноса (С . 1), то закрыт

и транзистор 6, а транзистор 9 открыт и на стоках транзисторов 5 и 6 будет высокий потенциал, т.е. на выходе С; единичное значение (С; 1). Если же на выходе суммы имеетс единичное значение, что возможно при нулевом значении на входе переноса (с ;, 0)j то низкий потенциал со стоков транзисторов 1 и 2 через резистор

13и открытый транзистор 6 поступит на стоки транзисторов 5 и 6, а транзистор 9 будет при этом закрыт, следовательно , на стоках транзисторов

5 и 6 будет низкий потенциал, т.е. на выходе С - - нулевое значение (С . 0). ,

При единичном значении на входах обоих слагаемых (X; У. 1) на стоках транзисторов 5 и 6 будет высокий потенциал , хот транзистор 9 будет при этом закрыт, т.е. на выходе С ; - единичное значение (С, 1).

i

Таким образом,на выходе переноса С. реализуетс логическа функци

При нулевом значении на входах обоих слагаемых (X 0) и при единичном значении на выходе суммы, что возможно только при единичном значении на входе переноса (С - 1),

низкий потенциал имеетс на стоке транзисторов б,т.е. на выходе переноса Ci, а высокий потенциал - на стоке транзистора 7, однако ток в этих открытых транзисторах ограничиваетс резистором 13.

Claims

Формула изобретени

Одноразр дный сумматор, содержащий шесть МОП-транзисторов п-типа и шесть МОП-транзисторов р-типа, причем истоки первого и второго транзисторов п-типа соединены с входами первого и второго слагаемых сумматора и затворами вторых и первых транзисторов п- и р-типов, а их стоки - с истоком третьего и затворами четвертого и п того транзисторов п-типа и стоком первого и затворами третьего и четвертог транзисторов р-типа, затвор третьего транзистора п-типа соединен с истоком

515098746

четвертого транзистора п-типа, эатво-типов соединены.с выходом суммы сумма- ром п того транзистора р-типа и вхо-тора, истоки- второго, п того и шеото- дом переноса сумматора, а. стоки тре-го транзисторов р-типа согединены с тьих транзисторов р- и п-типов - со ,шиной питани сумматора, а их стоки - стоками четвертого транзистора п-ти- С истоками соответственно первого, па и выходом суммы сумматора, стоктретьего и четвертого транзисторов п того транзистора п-типа соединен с iр-типа, отличающийс тем, входом одного слагаемого сумматора, ачто, с целью упрощени сумматора, он исток - с истоками четвертого транзис- Qсодержит резистор, через который ис- тора р-типа и шестого транзистораток шестого транзистора п-типа со- п-типа и выходом переноса сумматора,единен со стоком первого транзистора затворы шестых транзисторов п- и р-р-типа.