SU1177809A1

SU1177809A1 - Узел формирования переноса в сумматоре

Info

Publication number: SU1177809A1
Application number: SU843715317A
Authority: SU
Inventors: Sergej N Kosousov; Vladimir A Maksimov; Yaroslav Ya Petrichkovich; Valerij N Filatov
Original assignee: Sergej N Kosousov; Maksimov V A; Yaroslav Ya Petrichkovich; Valerij N Filatov
Priority date: 1984-01-26
Filing date: 1984-01-26
Publication date: 1985-09-07

Description

Изобретение относится к вычислительной технике и электронике и может быть использовано при построении арифметико-логических устройств об(работки цифровой информации. I 5

Целью изобретения является повышение быстродействия узла формирования переноса в сумматоре.

На чертеже приведена принципиальная схема узла формирования переноса ю в сумматоре.

Узел содержит МДП-транзисторы 18, элемент 9 РАВНОЗНАЧНОСТЬ. Входами узла являются входы 10 и 11 слагаемых и вход 12 переноса, а выходом - 15 выход 13 переноса. Кроме того, узел имеет шину 14 питания и общую шину 1 5 .

Узел формирования переноса в сумматоре работает в режиме форми- 20 рования собственного переноса и в режиме формирования сквозного переноса.

Соответствующий режим работы определяется комбинацией сигналов на 25 первом 10 и втором 11 входах слагаемых схемы. При комбинации сигналов "00" либо "11" на указанных входах узел находится в режиме формирования собственного переноса; на выходе 13

узла формируется сигнал, инверсный по отношению к оигналу на первом входе 10. При совпадении сигналов на входах 10 и 11 на прямом и инверс ном выходах элемента 9 РАВНОЗНАЧНОСТЬ - сигналы "1" и "0" соответственно, обеспечивающие закрытое состояние МДП-транзисторов 2 и 5 и открытое состояние МДП-транзисторов 3 и 6. В результате этого на выходе 13 узла сформирован сигнал, инверсный сигналу на входе 10.

При комбинации сигналов "01" либо "10" на первом 10 и втором 11 входах узла последний находится в режиме формирования сквозного переноса; на прямом и инверсном выходах элемента 9 РАВНОЗНАЧНОСТЬ установлен код "01", обеспечивающий закрытое состояние МДП-транзисторов 3 и 6 и открытое МДП-транзис'торов 2 и 5, в результате чего на выходе 13 узла формируется сигнал, инверсный сигналу на входе 12 переноса. На выходе 13 формируется сигнал переноса, описываемый функцией

Р = А-В + А-С + В-С,

где А, В и С - сигналы на входах 10 и 11 и 12 узла.

Claims

УЗЕЛ ФОРМИРОВАНИЯ ПЕРЕНОСА В СУММАТОРЕ, содержащий первый, второй и третий МДП-транзисторы η -типа, первый, второй и третий МДПтранзисторы р -типа и элемент РАВНОЗНАЧНОСТЬ, причем затвор первого МДП-транэистора Л-типа соединен с прямым выходом элемента РАВНОЗНАЧНОСТЬ, инверсный выход которого соединен с затвором первого МДП-транзистора р -типа, стоки первого и второго МДП-транзисторов р -типа и стоки первого и второго МДП-транзисторов П -типа соединены с выходом переноса узла, истоки вторым МДП-,

-транзисторов η - и р -типа соединены со стоками третьих МДП-транэнсторов соответственно П - и р -типа, истоки которых подключены соответственно к общей шине и к шине питания узла, входы элемента РАВНОЗНАЧНОСТЬ соединены с входами слагаемых узла, отличающийся тем, что, с целью повышения быстродействия, узел дополнительно содержит четвертый МДП-транзистор И -типа и четвертый МДП-транзистор р -типа, затворы которых соединены с входом первого слагаемого узла, затвор первого МДП-транзистора р -типа соединен с затвором третьего МДП-транзистора П-типа, а затвор первого МДП-транзистора П -типа соединен с затвором третьего МДП-транзистора р -типа, истоки первых ВДП-транзисторов р и П -типа соединены со стоками четвертых МДП-транзисторов соответственно р - и η -типа, затворы вторых МДП-транзисторов и- и р -типа подключены к входу переноса узла, истоки четвертых МДП-транзисторов П- и р -типа соединены соответственно с общей шиной й шиной питания узла.

ЗЛ,—1177809

1

1177809
2