Изобретение относитс к области вычислительной техники, электроники, автоматики и может быть использовано, в .частности-при создании больших интегральных схем на дополн ющих МДП-транзисторах ..- Известны инверторы на дополн ющ1Е С МДП-транзисторах и логические элементы выполн ющие различные логические функции , существенными признаками которых вл етс наличие пар дополн ющих транзисторов , 14 и р-канальных, в которых сток И-канального транзистора подключён к сто ку р-канального транзистора и к выходу элемента, затвор -канального транзистора подключен к затвору р-канального траН вистора и к входу элемента, истоки il-канальных транзисторов и их подложки подключены к общей шине, истоки р-канальных транзисторов и их подложки подключены к плюсовой шине. Многовходовые логические элементы содержат группы последовательно и парал лельно включенных транзисторов с каналами дополн ющих типоЬ проводимости, причем группе последовательно включенных транзисторов с каналами о-типа соответствует группа р-канальных транзисторов, включенных параллельно, и наоборот. Каждому п-канальному транзистору соответствует р-канальный транзистор, затворы которых подключены к входу элемента .i, Недостатком известных логических элементов вл етс наличие только одного выхода. Известен логический элемент, содержащий трк инвертора на дополн ющих МДПтранзисторах , первый инвертор подключен между щинами источника питани , второгомежду одной из щин источника питани и выходом первого, а инвертора, причем вход и выходкаждого из инверторов вл ютс соответственно входом и выходом . элемента, в каждом из инверторов подложки п-канальных транзисторов подключены к общей шине, а подложки р-канальных . транзисторов - к плюсовой щине . Недостатком иввестного логического элемента вл етс реализаци функций только одного типа (НЕ-И либо НЕ-ИЛИ) Целью изобретени вл етс расширени функциональных возможностей элемента. Дл этого в логическом элементе, содержащем три инвёртора на дополн ющих МДП-транаист ах, в котором первый инвёртор подключен между шинами источника питани , второй - между выходом первого и одной ив шин источника питани , вход и выход каждого из инверторов вл ютс , соответственно, входом и выходом элемента, в каждом ив инверторов подлож ки инканальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов.- к плюсовой шине, трети.й инвертор включён между выходами первого и второго инверторов. На фиг. 1 представлена принципиальна схема предлагаемого логического элемента; на фиг. 2 - таблица истинности по сн юща работу элемента; на фиг. 3 принципиальна схема логического элемен та; на фиг. 4 - таблица истинности, по сн юща работу элемента, принципиальна схема которого изображена Hg фиг. 3. Первый инвертор 1 на дополн ющих МДП-транзисторах 2 иЗ подключен межд плюсовой шиной 4 и общей шиной 5, второй инвертор 6 на дополн ющих МДП-тран зисторах 7 и 8 подключен между плюсовой щиной 4 и выходом 9 первого инвертора 1, третий «нвертор 1О на дополн ющих МДП-транзксторах 11 и 12 включен между выходом 9 первого инвертора 1 и выходом 13 второго инвертора 6, входы 14,15 и 16 инверторов 1, 6 и 1О соот« ветственно вл ютс одновременно входами элемента, на которые поступают соответственно входные переменные Х1,Х2 и ХЗ, выходы 9,13 и 17 инверторов 1,6 и 10 соответственно вл ютс одновременно выходами элемента, на которых выполн ютс функции У1, У2 и УЗ. Подложки П -нканальных транзисторов 2,7 и 11 подключены к общей шине 5, подложки р -канальных транзисторов 3,8 и 12 подключены к плюсовой шине 4. Второй инвертор 6 (фиг.З) подключен к другой шине источника питани , в частности - к общей шине 5. Логический элемент работает следующим образом, Если на вход 14 (фиг. 1) поступает напр жение логического нул , то к -канальный транзистор 2 закрыт, а р -канальный транзистор 3 открыт, на выходе йо вл етс наггр жение логической единицы , если на вход 14 поступает напр жение логической единицы, то Н--канальный транзистор 2 открыт, а и -канальньтй транзистор 3 закрыт, и на выходе 9 возникает напр жение логического нул . Следовательно , на выходе 9 выполн етс функци НЕ от входной переменной XI на входе 14 l/i-Xl Изменение значени напр жени на выходе 13 происходит только в том случае, если на входе 14 по вл етс напр жение логической единицы и соответственно на выходе 9 - напр жение логического нул , В этом случае при поступлении на вход 15 напр жени логической единицы на выходе 13 устанавливаетс напр жение логического нул . Если на входе. 15 по вл етс напр жение логического нул , то на выходе 13 устанавливаетс напр жение ло гической единицы, последнее устанавливаетс на выходе 13 всегда, независимо от напр жени на входе 15 при напр жении логического нул на входе 14, Таккм образом, на выходе 13 выполн етс функци И-НЕ от двух входных переменных XI и Х2 соответственно на входах 14 и 15. У2 Х Х2 . Напр жение на- выходе 17 соответствует напр жению логического нул в техслуча х , когда на входах 14 и 16 возникает напр жение логической единицы, или, когда напр жение логической единицы поступает на входы 14 и 15. Во всех остальных случа х на выходе 17 устанавливаетс напр жение логической единицы. Например, при поступлении на вход 14 напр жени логической единицы, а на вхоы 15,16 - напр жени логического нул открыты транзисторы 2,8 и 12, а закрыы транзисторы 3,7 и 11. На выходах 13 .и 17 устанавливаютс напр жени лоической единицы, так как потенциал плюовой шины передаетс через открытый ранзистор 8 на выход 13 и через открыый транзистор 12 на выход 17, Таким образом, на выходе 17 выпол етс функци от трех входныхпеременУЗ Х1+Х2 ХЗ. сли второй инвертор 6 подключить к обей шине 5 (фиг. З), то в соответствии с таблицей истиннсх:ти (фиг. 4) на выходах 9,13 и 17 соответственно выполн ют е функции У1°Х1 У Х1+Х2 Х2 ХЗ . . Таким обравом, данный элемент выполн ет три различные функции от трех входных переменных, что расщир ет его функциональные возможности по сравнению с известными элементами. Формула изобретени Логический элемент, содержащий три инвертора на дополн ющих МДП-транаиоторах , первый инвертор подключен между шинами источника питани , второй - межГ
iH
цу выходом первого и одной иа швн источкика питани , вход и выход каждого иа инверторсж вл5потс соЬтветственно входом и выходом элемента, в каждом из инверторов подложки п-канальных т|эанаисторов подключены к общей ;шине, а подложки р-канальных транзисторов - к плюсовой шине, отличающийс тем, что, с целью расширени функйиовальных воэможностей , третий инвертер) включен межцу выходами первого и второго инверторов , Источники информации, прин тые во внимание при экспертизе 1. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М., Сов, радио, 1973.