Изобретение относитс к вычислител ной технике и электронике и может быт использовано при соа а т интегральных и дискретных схем на дополн ющих МДП транзисторах в качестве выходного ключ усилител дл непосредственного объеди нени с выходными каскадами других схем при организации магистрального обмвтла В частности, элемент может быть использован в устройствах вывода им|юрмааи статических ЗУ и БИО-микропркхкессоров . Известен элемент с трем состо ни ми на дстолн ющих МДП-транзисторах, содержащий выходной двухтактный инвер тор, включенный между шиной пиФани и обшей шииоД и симметричную схему управлени IX) Недостатком даннсиго элемента вл етс значительна потребл ема моиь кость в режиме третьего состо ни . Наиболее близкий i; проалагаекюму п технической суошости вл етс элемент с трем состо ни ми на дополн ющих МДП-транзисторах, соаержащий дву тактный инвертор на комплиментарной паре МДПигранзисторс, включенный между шиной питани и обшей шиной, .двунахфавленный ключ, включенный, между входами двухтактного инверт чэа, первый и второй МДП-травзистрчры -ти па, первый « второй ЛШП-транзисторы )-.ТИШ1, причем истоки первого и вторс о транзисторов подключены кшине питани , а стоки - к затвору р-транзистора двухтактного инвертфа, истоки первого и второго транзисторов подключены к обшей шине, а сто ки - к затвору П -транзистора двухтактного инвертора, затворы первого транзистора р-типа и первого транзистора Гь-типа соединены и подключены к инфор мационному входу элемента, затвс вто рого транзистора р -типа с оединен с зат вором тран сторап-типа ключа и подключен к пр мому управл юшему входу элемента, затвс второго транзистора П-типа соединен с затвором транзистора р-тйпа ключа и подключен к инверсному управл юшему входу элемента, вы ход двухтактного инвертора вл етс выходом элемента 2Q . Однако данный элемент характеризует с наличием большого количества транзисторов , что 1ФИВОДИТ к снижению надежности . Цель изобретени - повышение наде) ности. 21 Дл достижени поставленной цели в элементе с трем состо ни ми, содержашем двухтактный инвертер на компл ментарной паре МДГРгранзисторов, включенный между шиной питани и обшей шиной , двунаправленный ключ, включенный меиоду входами двухтактного инвертора и МДП-транэисторы п-типа и ti--THna, затворы которых объединены и подклк чены к информационному входу элемента, затвор МДП-транзистора ключа соединен с { р мым, а затвор МДИ-транзистора h -типа с инверсными у1фавл 1ошими входами элемента, исток MHIV ч. транзистора Ц-типа соепинен с его подложкой и с пр$1мым, а- исток МДПтранзистора р-типа соединен с его подложкой и с инверсным управл юшим вхо дом элемента соответственно, стоки . этих транзисторов подключены к затво. рам АШП-транаисторов р- и rf- типа двухтактного инвертора. На чертеже представлена электриче6.« ка принципиальна схема устройства. Устройство содержит двухтактный 1 на комплиментарной паре МДПтранзисторов 2 и 3 включен между ш|ьной 4 питание и хэбшей шиной 5, двун1а1 равленный ключ 6, включен межау входами двутсгактного инвертора 1, эач воры МДП-транзисторов II-типа, 7 и р -типа S соединены и подключены к Информационному входу 9 элемента, исток транзистора il-типа 7 соединен с его подложкой и с пр мым ухфавл юшим входом 1О элемента, а его сток - с затвором транзистора р-типа 2 вутбтактного инвертора 1. Исток транзисторар-типа 8 соединен с его подложкой, с инверюным управл5 1Ошим входом 11 элемента и с Транзистора и-типа 12 ключа 6, затвор транзистора р -типа 13 ключа 6 соединен пр мым упр«шл юшим входом lOv элемента, выход двухтактного инверто ра 1 подключен к выходу 14 элемента. Элемент с трем состо ни ми работает следуюшим образом. При подаче на пр мой управлтоший вхоа 1О уровн логического нул , а на инверсный управл юший вход 11 уровн логической единицы, ключ 6 открыт, так как на затворы его транзисторов 12 и 13 поступают открывающие потенциалы , если на информационном входе эле- Мента 9 - уровень л агического нул , то открыт транзистор h-типа 8, через него хютенциал логической единицы с инверсное го. управл ющего входа 11 попадает на аагвар транзистораn -типа 3 двухтактно го инвертора 1 и через ключ 6 на за-рвор транзистора р -типа 2 двухтактного инвертора 1, транзистор п-типа 7 закры уровнем логического нул на информационном Ьходе 9 и за1фыт транзистсф 2 двухтактного инвертора 1, оранзистор И -типа 3 двухтактного инвер 1 OTiqfMtiT и на выходе. 14 формируетс потенциаллогического иуп . Если на информационном входе 9 - уровень ж ической единицы, то транзистор |)-Т1ша 8 закрыт, а транзистор ц о-типа 7 отцрыт и поте}шиал с пр мого управл ло щего в)ЕОда Ю через ключ 6 попадает на затворы транзисторов :ii и р -типа 3, 2 двухтактного инвертора 1, транзистор yj-twia 3 закрыт, а трдазистор р -типа 2 ОТ1ФЫТ и на уыходе 14 формируетс потенциал логической единицы. При подаче на 1ф мой управл ющий вход 10 уровн логической единицы , а на инверсный 11 - уровн логического нул ключ 6 закрыт, транзиоторп- ипа 7 представл ет собой диод, подключенный анодом к пр мому управл ющему входу 1О, а катодом к затвору транзистора р-типа 2 двухтактного HI вертора 1, транзист ч р-типа 8 представл ет собой диод, подключенный катодом к инверсному входу 11, а анодом к затвору анзистора п-типа 3 двухтактного инвертора 1, независимо от состо ни информационного входа 9 на )е транзистора р-типа 2 уровень логической, единицы, а на затворе транзистора Н-типа 3 - уровень логического нул$, оба транзистора закрыты н элемент находитс в третьем высокоомном состо нии. Технико-экономический аффект щю л гаемого элемента с трем состо ни ми заключаетс в повышении «ю надежнооти за счет упрощени и уменьшени площади занимаемой элементом на кристалле в интегральном исполнени .