SU616656A2 - Долговременное запоминающее устройство со схемным контролем - Google Patents
Долговременное запоминающее устройство со схемным контролемInfo
- Publication number
- SU616656A2 SU616656A2 SU762417772A SU2417772A SU616656A2 SU 616656 A2 SU616656 A2 SU 616656A2 SU 762417772 A SU762417772 A SU 762417772A SU 2417772 A SU2417772 A SU 2417772A SU 616656 A2 SU616656 A2 SU 616656A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- permanent storage
- built
- analysis unit
- coordinate
- Prior art date
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Description
1
Изобретение относитс к вычислительной технике и может использоватьс дл контрол работы долговременных или посто нных запоминающих устройств
Поосновксму авт.св. № 360664 известно долговременное запоминающее устройство со cx vfHbiM контролем, содержащее блок управлени со схемой обращени к долговременному запоминающему устройству и схемой выработки последовательности исполнительных сигналов, блоки координатных формирователей , выходными шинами одного из которых прошит ферритовый сердечйик с намотанной на нем выходной обмоткой , деишфратор адреса команд, и магнитный куб с диодной матрицей, к выводам выходной обмотки ферритового сердечника подключен усилитель, выход которого соединен со входсм схемы выработки последовательности исполнительных сигналов.
Недостатк известного устройства вл етс отсутствие автоматического контрол одновременного выбора команд управлени , например, накопител посто нного запоминающего устройства или магнитного запоминающего куба, вследствие неисправности в прЬшивке (закорачивание прошивочных приводов)
или эквивалентных неисправностей в блоках координатных формирователей, в блоке дешифратора адреса команд, а также неисправностей в диодной матрице магнитного куба типа короткого замыкани , хот бы в одном из диодов.
Такие необнаружнваемые неисправности , привод щие к одновременному выбору нескольких команд, очень опасны и могут повлечь за собой выдачу ложных сигналов управлени долговременным запоминающим устройством на исполнительные механизмы, что вл етс недопустимым при работе таких
Б устройств.
Цель изобретени - расширение области применени устройства.
Дл этого.в устройство введены .дополнительный ферритовый сердечник,
0 усилитель и блок анализа, входы которого соединены через усилители с выходными обмотками основного и дополнительного ферритовых сердечников, а выход блока анализа соединен со
5 входом блока управлени .
На чертеже дана блок-схема предлагаемого устройства.
Устройство содержит блок 1 управлени , долговременное запоминающее
0 устройство (ДЗУ) 2, блок 3 координатных формирователей по X, блок 4 координатных формирователей по У, магнитный куб 5 с днодной матрицей или накопитель посто нного запоминающего устройства, дешифратор 6. адреса команд{ выходы которого соединены с блоками 3 и 4 координатных формирователей. Ферритовый сердечник 7 прошит нечетными, а ферритов й сердечник 8 - четными шинами (проводами прошивки) 9, проход щими через магнитный куб 5 с диодной матрицей . Выходные обмотки 10 соединены через усилители 11 со входами блока 12 анализа, выход которого подключен к входу блока 1 управлени , выход соединен со входом дешифратора 6 адреса команд.
Устройство работает следующим образом .
По сигналу обращени к ДЗУ, поступгиощему из блока 1 управлени , происходит выборка одного из выходов блоков 3 и 4 координатиых формирователей , соответствующих шинам, выбираеквлм дешифратором 6 адреса команд. При этом между блоками 3 и 4 координатных формирователей протекает ток по одному из проводов 9 прошивки , проход щему через магнитный куб 5 с диодной матрицей и один из феррнтовых сердечников 7 или 8 в зависимости от четности выбранного провода прошивки. Сигнал с выходной обмотки 10 одного из ферритовых сердечников 7 или 8 поступит через соответствующий усилитель 11 на вход блока 12 анализа.
Блок 12 анализа при поступлении на его входы сигнала с обмотки 10 ферритового сердечника 7 и отсутствии сигнала с обмЬтки 10 ферритового сердечника 8 или наоборот выдает сигнал на вход блока 1 управлени дл продолжени выполнени операции.
При обрыве хст бы одного провода 9 прошивки или нарушении работы дешифратора 6 адреса команд, а также выходе из стро хот бы одного диода диодной матрицы магнитного куба 5 (его обрыв),сигналы с выходов обмоток 10 ферритовых сердечников 7 и 8
через усилители 11 не поступ т на входы блока 12 анализа,что приведет к исчезновению сигнала на его выходе. При выходе из стро блоков 3 и 4
координатных формирователей, выражающемс в одновременном выбора четного и нечетного проводов 9 прошивки, выходе из стро хот бы одного диода диодной матрицы магнитного куба 5 орот ов замыкание) или перемыкание двух (четного и нечетного) проводов прошивки, с обмоток 10 ферритовых сердечников 7 и 8 одновременно через усилители 11 поступ т сигналы
на входы блока 12 ансшиза. Это также приведен к исчезновению сигнала блока 12 анализа.
Исчезновение сигнала на выходе блока 12 анализа в обоих случа х 20 приводит к остановке работы блока 1 управлени . При этом выполнение программы прекратитс и зафиксируетс соответствующа неисправность.
25 Предлагаемое изобретение дает возможность значительно повысить функциональную возможность контрол долговременного запоминающего устройства , повысив тем самым надежность его
3(1 работы в процессе эксплуатации. Это решение дает возможность исключить вьвдачу ложных команд управлени на исполнительные механизмы, что позвол ет расширить область применени
(г, таких устройств.
Claims (1)
- Формула изобретени Долговременное запоминающее устройство со схемным контролем по авт. св. № 360664, отличающеес тем, что, с целью расширени области применени устройства, в него введены дополннтельный феррн овый сердечннк , усилитель и блок анализа, входы которого соединены через усилители с выходньми обмотками основного и дополнительного ферритовых сердечников , а выход блока анализа соединен со входом блока управлени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762417772A SU616656A2 (ru) | 1976-11-09 | 1976-11-09 | Долговременное запоминающее устройство со схемным контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762417772A SU616656A2 (ru) | 1976-11-09 | 1976-11-09 | Долговременное запоминающее устройство со схемным контролем |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU360664 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU616656A2 true SU616656A2 (ru) | 1978-07-25 |
Family
ID=20681961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762417772A SU616656A2 (ru) | 1976-11-09 | 1976-11-09 | Долговременное запоминающее устройство со схемным контролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU616656A2 (ru) |
-
1976
- 1976-11-09 SU SU762417772A patent/SU616656A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU616656A2 (ru) | Долговременное запоминающее устройство со схемным контролем | |
JPS5852252B2 (ja) | シリアルプリンタ装置の故障診断方法 | |
SU1649544A2 (ru) | Устройство дл контрол цифровых блоков | |
SU907586A1 (ru) | Устройство дл контрол интегральных блоков оперативной пам ти | |
SU796860A1 (ru) | Устройство дл контрол цифровыхблОКОВ | |
SU796916A1 (ru) | Устройство дл контрол блокапАМ Ти | |
JPS6097452A (ja) | メモリ制御方式 | |
SU1242945A1 (ru) | Микропрограммное устройство управлени | |
SU993266A2 (ru) | Устройство дл тестового контрол цифровых узлов электронно-вычислительных машин | |
SU847357A1 (ru) | Устройство дл управлени лентопро-Т жНыМ МЕХАНизМОМ | |
SU746553A1 (ru) | Устройство дл контрол цифровых блоков | |
SU922878A1 (ru) | Устройство для контроля блоков постоянной памяти 1 | |
JPS62293452A (ja) | メモリic診断回路 | |
SU769642A1 (ru) | Устройство дл контрол пам ти | |
SU1260963A1 (ru) | Формирователь тестов | |
JP2919841B2 (ja) | データ処理装置のテスト方法 | |
SU364030A1 (ru) | Устройство для проверки ферритовых матриц оперативных запоминающих устройств | |
SU646280A2 (ru) | Устройство дл контрол микроэлектронных логических схем | |
JP2720401B2 (ja) | 命令メモリ範囲の拡張装置 | |
JPH04309141A (ja) | アドレストレーサ | |
JPH05120060A (ja) | 障害データ採取方式 | |
JPS5839343A (ja) | 複数システムの初動装置 | |
JPS61193222A (ja) | 可搬形記憶装置 | |
JPH0246102A (ja) | 車両の電気機器制御装置 | |
JPH0430604B2 (ru) |