SU558385A1 - Pulse shaper - Google Patents
Pulse shaperInfo
- Publication number
- SU558385A1 SU558385A1 SU2082208A SU2082208A SU558385A1 SU 558385 A1 SU558385 A1 SU 558385A1 SU 2082208 A SU2082208 A SU 2082208A SU 2082208 A SU2082208 A SU 2082208A SU 558385 A1 SU558385 A1 SU 558385A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- flip
- flop
- input
- zero
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
1one
Изобретение относитс к импульсной технике и может быть использовано дл формировани и задержки импульсов при малой скважности пoтeнциav ьныx управл ющих сигналов, например, в дерном приборостроении.The invention relates to a pulse technique and can be used for generating and delaying pulses with a low duty cycle of swinging control signals, for example, in nuclear instrument making.
Известные формирователи импульсов, содержащие 7 5-триггер, злемент задержки, инвертор (1), имеет недостаток, заключающийс в том, что процесс восстановлени элемента задержки начинаетс только после окончани управл ющего сигнала.The known pulse formers, containing 7 5-flip-flop, delay element, inverter (1), have the disadvantage that the process of restoring the delay element begins only after the termination of the control signal.
Наиболее близким техническим решением к данному изобретению вл етс формирователь импульсов, содержащий два последовательно соединенных 5-триггера, элемент задержки, выход которого подключен к первому входу второго 5-триггера (2).The closest technical solution to this invention is a pulse shaper containing two series-connected 5-flip-flops, a delay element whose output is connected to the first input of the second 5-flip-flop (2).
Однако этот формирователь имеет большое врем восстановлени .However, this shaper has a large recovery time.
Дл уменьшени времени восстановлени в предлагаемом -формирователе импульсов вход элемента задержки подключен ко второму выходу первого ./ 5-триггера, а выход второго 7 5-триггера соединен с одним из входов первого 7 5-триггера.To reduce the recovery time in the proposed pulse maker, the input of the delay element is connected to the second output of the first ./ 5 flip-flop, and the output of the second 7 5-flip-flop is connected to one of the inputs of the first 7 5-flip-flop.
На фиг. 1 приведена структурна схема описываемого формировател ; на фиг. 2 - временные диаграммы.FIG. 1 shows the flow chart of the described shaper; in fig. 2 - time diagrams.
Формирователь импульсов содержит RSтритгеры 1 и 2, элемент 3 задержки, вход 4, Pulse generator contains RS-triggers 1 and 2, delay element 3, input 4,
выходы 5 и 6, причем вход 4 подключен к 5входу 7 5-триггера 1, -вход которого подключен к выходу 6 и нулевому выходу .Sтриггера 2, 7 -вход которого соединен с единичным выходом ./ 5-триггера 1, нулевой выход которого соединен с выходом 5 и через элемент 3 с 5-входом 5-триггера 2.outputs 5 and 6, and input 4 is connected to 5 input 7 5-flip-flop 1, -input which is connected to output 6 and zero output .Srigger 2, 7 -input which is connected to a single output ./ 5-flip-flop 1, zero output which is connected with an exit 5 and through an element 3 with a 5-input of the 5-trigger 2.
Устройство работает следующим образом.The device works as follows.
В исходном состо нии .-триггеры 1 и 2 наход тс в нулевом состо нии.In the initial state, the.-Triggers 1 and 2 are in the zero state.
При поступлении на вход низкого уровн потенциала триггер 1 переходит в единичное состо ние и на его нулевом выходе с элемента 3 через 4.р. (где ts.p. - задержка распространени примен емых логических схем) устанавливаетс низкий уровень потенциала. Затем низкий уровень потенциала поступает на 5вход 7 5-триггера 2 и переводит его в единичное состо ние, при этом на его нулевом выходе устанавливаетс низкий уровень потенциала, который поступает на / -БХОД ./ 5-триггера I и с задержкой 4.р. устанавливает высокий уровень потенциала на его выходе. На этом заканчиваетс стади формировани на выходе 5 выходного импульса длительностью фс и вне зависимости от продоллсени управл ющего потенциала на входе, начинаетс процесс восстановлени элемента 3. Если входной сигнал к моменту окончани формировани выходного импульса еще не закончилс , то RSтриггер 2 останетс в единичном состо нии. По окончании входного сигнала на единичном выходе /(fS-триггера 1 с задержкой /а.р. устанавливаетс низкий уровень потенциала, который нереводит 5-триггер 2 в нулевое состо ние, и на выходе 6 с элемента 3 через /;,.р после окончани входного сигнала устанавливаетс высокий уровень потенциала. Если же к момеиту завершени формировани выходного сигнала входной сигнал уже заканчивалс , то низкий уровень нотенциала с нулевого выхода 5триггера 2 возвращает в нулевое состо ние S-триггер 1, который, в свою очередь, низким уровнем потенциала с единичного выхода возвращает в нулевое состо ние ь/ 5-триггер 2, и на выходе 6 с элемента 3 через 4.р. после окончани выходного сигнала устанавливаетс высокий уровень потенциала.When a low potential level arrives at the input, the trigger 1 goes into one state and at its zero output from element 3 through 4.p. (where ts.p. is the propagation delay of the applied logic circuits) sets a low potential level. Then a low potential level enters the 5 inlet 7 of the 5-flip-flop 2 and translates it into a single state, while its zero output establishes a low potential level that arrives at the / -INV./ 5-flip-flop I and with a delay of 4.p. sets a high level of potential at its outlet. This completes the formation stage at the output 5 of the output impulse with duration fs and regardless of the continuation of the control potential at the input, the process of restoring element 3 begins. If the input signal has not finished by the time the output impulse is formed, the RS trigger 11 will remain in one state . At the end of the input signal at the single output / (the fS-flip-flop 1 with a delay of / d.p. sets a low potential level, which does not reset the 5-flip-flop 2 to the zero state, and at the output 6 from the element 3 through /;,. after the end of the input signal is set to a high potential level. If, by the time the output signal has been completed, the input signal has already ended, then a low level of the potential from the zero output of the trigger 5 returns to the zero state S-flip-flop 1, which, in turn, low single The first output returns to the zero state / 5-flip-flop 2, and output 6 from element 3 through 4.p. after the output signal is terminated, a high potential level is established.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082208A SU558385A1 (en) | 1974-12-08 | 1974-12-08 | Pulse shaper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2082208A SU558385A1 (en) | 1974-12-08 | 1974-12-08 | Pulse shaper |
Publications (1)
Publication Number | Publication Date |
---|---|
SU558385A1 true SU558385A1 (en) | 1977-05-15 |
Family
ID=20602926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2082208A SU558385A1 (en) | 1974-12-08 | 1974-12-08 | Pulse shaper |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU558385A1 (en) |
-
1974
- 1974-12-08 SU SU2082208A patent/SU558385A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU558385A1 (en) | Pulse shaper | |
SU612414A1 (en) | Frequency divider | |
SU552687A2 (en) | Shaper single pulses, synchronized clock frequency | |
SU443468A1 (en) | Single pulse shaping device | |
SU917315A1 (en) | Pulse train shaper | |
SU951673A1 (en) | Pulse train to single pulse converter | |
SU455468A1 (en) | Pulse shaper on the leading and trailing edge of the input pulse | |
SU924839A1 (en) | Delayed pulse shaper | |
SU1492461A1 (en) | Converter of pulse train to rectangular pulse | |
SU873393A1 (en) | Pulse package former | |
SU765970A1 (en) | Four-cycle pulse distributor for control of stepping motor | |
SU577651A1 (en) | Pulse train-to-rectangular pulse converter | |
SU1510074A1 (en) | Pulse synchronizing device | |
SU489227A1 (en) | Variable division counting device | |
SU797059A1 (en) | Pulse shaping device | |
SU552684A1 (en) | Device for generating a signal corresponding to the middle of a pulse train or pulse envelope interval | |
SU999148A1 (en) | Single pulse shaper | |
SU1352460A1 (en) | Clock pulse and gate generator for programmed control devices | |
SU966871A1 (en) | Pulse train shaper | |
SU884103A1 (en) | Pulse shaper | |
SU705660A1 (en) | Short pulse former operating in response to leading and trailing input pulse edges | |
SU665398A1 (en) | Pulse shaper | |
SU1145476A1 (en) | Synchronous pulse repetition frequency divider with 5:1 countdown ratio | |
SU1596454A1 (en) | Variable pulse frequency divider | |
SU634454A1 (en) | Recurrent pulse repetition rate multiplier |