SU532965A1 - Pulse frequency divider by fifteen - Google Patents

Pulse frequency divider by fifteen

Info

Publication number
SU532965A1
SU532965A1 SU2134557A SU2134557A SU532965A1 SU 532965 A1 SU532965 A1 SU 532965A1 SU 2134557 A SU2134557 A SU 2134557A SU 2134557 A SU2134557 A SU 2134557A SU 532965 A1 SU532965 A1 SU 532965A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
output
inputs
input
zero
Prior art date
Application number
SU2134557A
Other languages
Russian (ru)
Inventor
Владимир Ильич Гордин
Борис Григорьевич Кадук
Алексей Анисимович Кравченко
Ба Шау Нгуенг
Иосиф Владимирович Флейшман
Original Assignee
Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт аналитического приборостроения filed Critical Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority to SU2134557A priority Critical patent/SU532965A1/en
Application granted granted Critical
Publication of SU532965A1 publication Critical patent/SU532965A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к вычислительной технике, в частности к функциональным узлам вычислительных устройств.The invention relates to computing, in particular, to functional units of computing devices.

Известно устройство дл  делени  частоты повторени  импульсов на п тнадцать, содержащее триггеры и элементы совпадени в котором выход каждого предыдущего трщгера подключен ко входу элемента совпадени , выход которого соединен со входом последующего триггера Ij.A device for dividing the pulse repetition frequency by fifteen is known, which contains triggers and matches in which the output of each previous trigger is connected to the input of the match element whose output is connected to the input of the subsequent trigger Ij.

Однако в данном устройстве возможно по вление ложных выходных импульсов, и, кроме того, оно выполнено на значительном оборудовании.However, spurious output pulses are possible in this device, and, moreover, it is performed on substantial equipment.

Известно также устройство,содержащее выходной элемент совпадени  и инвертор, подключенный к входной шине, и триггеры, к раздельным входам которых подключены элементы совпадени  2,It is also known a device comprising an output matching element and an inverter connected to the input bus and triggers, to the separate inputs of which the matching elements 2 are connected,

Однако в этом устройстве также возможно по вление ложных выходных имнульсов .However, a false output impulse is also possible in this device.

Claims (2)

Дл  этого в делителе частоты пр мой сигнал подаетс  на один из входов выходного элемента совпадени , на элементы совпадени , подключенные к единичным входам первого, третьего, четвертого и шестот о триггеров, и к нулевым входам второго и п того триггеров, а инвертированный сигнал-на элементы совпадени , подключенные к единичным входам второго и п того триггеров и к нулевым входам первогоугретье- го,четвертого и щестого триггеров, при этом единичный выход первого триггера соединен с элементами совпадени , подключенными к нулевому входу третьего триггера, к единичным входам п того и шестого триггеров, и ко второму входу выходного элемента совпадени , а нулевой выход - с элементами совпадени , подключенными к единичному входу третьего триггера и нулвым входам п того и шестого триггеров, единичный выход второго триггера соединен с элементами совпадени , подключенными к единичным входам первого, четвертого и п того триггеров, а нулевой выходс элементами совпадени , подключенными к нулевым входам первого, четвертого и п того триггеров, единичный выход третьего триггера подключен к элементам совпадени , подключенным к единичным входам второго и четвертого триггеров и к нулевому входу шестого триггера, а нулевой выход - к элементам совпадени , подключенным к нулевым входам второго и четвертого триггеров и к единичному входу шестого, триггера, и к третьему входу выходного элемента совпадени , единичный выход четвертого триггера соединен с элементом совпадени , подключенным к нулевому выходу шестого триггера, и к четвертому входу выходного элемента совпадени  а нулевой выход - к элементу совпадени , подключенному к единичному входу шестого триггера, единичный выход п того триггера подключен к элементу совпадени , подключенному к единичному входу четвертого триггера, а нулевой выход - к элементу совпадени , подключенному к нулевому входу четвертого триггера, и к п тому входу выходного элемента совпадени , единичный выход шестого триггера соединен с эпемен тами совпадени , подключенными к единичному входу п того триггера, а нулевой выход - с элементами совпадени , подключенными к нулевому входу п того триггера. На чертеже представлена структурна  электрическа  схема делител  частоты повторени  импульсов на п тнадцать. В устройство вход т потенциальные триггеры 1-6 с раздельными входами (вход Т J. установка в О, вход S установка в 1), элементы совпадени  7-18 инвертор 19, выходной элемент совпадени  2 входна , шина 21. Входна  шина 21 соединена с одними из входов элементов 7, 10, 11,13, 16, 17 и 20, инвертора 19, выход инвертора 19 соединен с одними из входов элементов 8, 9, 12, 14, 15, 18. Нулевой выход триггера 1 соединен с одним из .входов элементов 11, 16 и 18, а единичньШ выход - с одними из входов элементов 12, 15, 17 и 20. Нулевой выход триггера 2 соединен с одним из входов элементов 8, 14 и 16, а едшшчный выход - с одними из входов элементов 7, 13 и 15. Рулевой выход триггера 3 соединен с одними из входов элементов 10, 14, 17 и 20, а единичный выход - с одними из входов элементов 9, 13, 18. Нулевой выход триггера 4 соединен с одним из входов элемента 17, а единичный выход - с одними из входов элементов 18 и элемента 13. Нулевой выход триггера 6 соединен с одним из входов элемента 16, а единичный выход - с одним из входов элемента 15. Устройство работает следующим . За исходное состо ние принимаетс  наличие единичного потенциала на нулевых выходах всех триггеров и на выходе инвертора 19. При приходе первого импульса вначале по вл етс  единичный потенциал на входной шине 21 и, пройд  элемент 11, измен ет состо ние триггера 3, затем по вл етс  единичный потенциал на выходе инвертора 19, и пройд  элемент 9, 1юмен ет сос.то ние триггера 2. При приходе второго импульса вначале по вл етс  единичный потенциал на входной шине 21, и, пройд  элемент 7, измен ет состо ние триггера 1, затем по вл етс  единичный потенциал на выходе инвертора 19 и , пройд  элемент 12, возвращает триггер 3 в исходное состо щие. При приходе третьего импульса вначале по вл етс  единичный потенциал на входной шине 21. vi, пройд  элементы 10 и 17, возвращает триггер 2 в исходное состо ние и измен ет состо ние триггера 6, затем по вл етс  единичный потенциал на выходе инвертора 19 и пройд  элемент 8, возвращает триггер 1 в исходное состо ние. При приходе четвертого импульса вначале по вл етс  единичный потенциал на входной шине 21 и,пройд  элемент 11, измен ет состо ние триггера 3, затем по вл етс  единичный потенциал на выходе инвертора 9 и,пройд  элемент 9, измениет состо ние триггера 2. При приходе п того импульса вначале по вл етс  единичный потенциал на входной шине 2.1 и, пройд  элемент 7, измен ет состо ние триггера 1, затем позавп етс  единичный потенциал на выходе инвертора 19 и, пройд  элементы 12 и 15, возвращает триггер 3 в исходное состо ние и измен ет состо ние триггера 5. При приходе шестого импульса вначале по5шл етс  единичный потенциал на входной шине 21 и, пройд  элемент 10, воз- врашает триггер 2 в исходное состо ние, затем по вл етс  единичный потенциал на выходе инвертора 19 и,пройд  элемент 7, возвращает триггер 1 в исходное состо ние . pa 19 и, пройд  элемент 9, измен ет соето ние триггера 2. При приходе восьмого импульса вначале по вл етс  единичный потенциал на входной шине 21 и, пройд  элементы 7 н 13, измен ет состо ние триггеров 1 и 4, затем по вл етс  единичный потенциал на выходе инвертора 19 и, пройд  элемент 12 возвращает триггер 3 в исходное состо ние . При приходе дев того импульса вначале по вл етс  единичный потенциал на входной шине 21 и, пройд  элемент 10, возвращает триггер 2 в исходное состо ние, затем по вл етс  единичный потенциал на выходе инвертора 19 и, пройд  элемент 8, возвра Шает триггер 1 в исходное состо ние. При приходе дес того импульса вначале по вл етс  потенциал на входной шине 21 и, пройд  элемент 11, измен ет состо ние триггера 3, затем по вл етс  единичный потенциал на выходе инвертора 19 и, пройд  элементы 9 и 18, измен ет состо ние триггера 2 и возвращает триггер 6 в исходное состо ние. При приходе одиннадцатого импульса вна чале по вл етс  единичный потенциал на входной шине 21 и, пройд  элемент 7, измен ет состо ние триггера 1, затем по вл етс  единичный потенциал на выходе инвертора 19 и, пройд  элемент 12, возврат щает триггер 3 в исходное состо ние. При приходе двенадцатого импульса вна чале по вл етс  единичный потенциал на входной шине 21 и, пройд  элемент Ю, возвращает триггер 2 в исходное состо ни затем по вл етс  единичный потенциал на выходе инвертора 19 и, пройд  элемент 8, возвращает триггер 1 в исходное состо - ние. При приходе тринадцатого импульса вна чале по вл етс  единичный потенциал на входной шине 21 и, пройд  элементы 11 и 16, измен ет состо ние триггера 3 и во вращает триггер 5 в исходное состо ние, затем по вл етс  единичный потенциал на выходе инвертора 19 и, пройд  элемент 9, измен ет состо ние триггера For this, the direct signal in the frequency divider is fed to one of the inputs of the output match element, to the matching elements connected to the single inputs of the first, third, fourth, and sixth of the flip-flops, and to the zero inputs of the second and fifth triggers, and the inverted signal matching elements connected to the single inputs of the second and fifth triggers and to the zero inputs of the first three, four, and sixth triggers, the single output of the first trigger connected to the matching elements connected to the zero input the third trigger, to the single inputs of the fifth and sixth triggers, and to the second input of the output element matches, and the zero output - with the matching elements connected to the single input of the third trigger and zero inputs of the fifth and sixth triggers, the single output of the second trigger is connected to the elements matches, connected to the single inputs of the first, fourth, and fifth triggers, and zero output with matching elements, connected to the zero inputs of the first, fourth, and fifth triggers, single outputs of the third trigger and connected to the matching elements connected to the single inputs of the second and fourth triggers and to the zero input of the sixth trigger, and zero output to the matching elements connected to the zero inputs of the second and fourth triggers and to the single input of the sixth trigger, and to the third input of the trigger the match element, the unit output of the fourth trigger is connected to the match element connected to the zero output of the sixth trigger, and to the fourth input of the output match element and zero output to the match element, Connected to the single input of the sixth trigger, the single output of the fifth trigger is connected to the match element connected to the single input of the fourth trigger, and zero output to the match element connected to the zero input of the fourth trigger and the fifth input of the output match element, single output the sixth flip-flop is connected to the coincidence epemens connected to the single input of the fifth flip-flop, and the zero output is connected to the matching elements connected to the zero input of the fifth flip-flop. The drawing shows a structural electrical circuit of a pulse repetition frequency divider by fifteen. The device includes potential triggers 1-6 with separate inputs (input T J. installation in O, input S installation in 1), matching elements 7-18 inverter 19, output matching element 2 input, bus 21. Input bus 21 is connected to one of the inputs of elements 7, 10, 11,13, 16, 17 and 20, inverter 19, the output of inverter 19 is connected to one of the inputs of elements 8, 9, 12, 14, 15, 18. Zero output of trigger 1 is connected to one of .inputs of elements 11, 16, and 18, and the unit output to one of the inputs of elements 12, 15, 17, and 20. The zero output of trigger 2 is connected to one of the inputs of elements 8, 14, and 16, and the serial output - with one of the inputs of elements 7, 13 and 15. The steering output of the trigger 3 is connected to one of the inputs of elements 10, 14, 17 and 20, and the single output - with one of the inputs of the elements 9, 13, 18. Zero output of the trigger 4 is connected to one of the inputs of the element 17, and a single output to one of the inputs of the elements 18 and the element 13. The zero output of the trigger 6 is connected to one of the inputs of the element 16, and the single output to one of the inputs of the element 15. The device operates as follows. The initial state is assumed to be the presence of a single potential at the zero outputs of all the flip-flops and at the output of the inverter 19. When the first pulse arrives, a single potential appears first on the input bus 21 and, having passed through element 11, changes the state of flip-flop 3, then the unit potential at the output of the inverter 19, and element 9, 1, changes the status of trigger 2. When the second pulse arrives, a single potential appears on the input bus 21, and, after element 7, changes the state of trigger 1, then a single potential appears IAL outputted from the inverter 19, and after passing the element 12, a trigger 3 returns to its original composed. When the third pulse arrives, a single potential appears on the input bus 21 at the beginning. Vi, elements 10 and 17 pass, returns trigger 2 to the initial state and changes state of trigger 6, then a single potential appears at the output of inverter 19 and element 8, returns trigger 1 to its original state. When the fourth pulse arrives, a single potential appears at the input bus 21 and, having passed element 11, changes the state of trigger 3, then a single potential appears at the output of inverter 9 and, having passed element 9, changes the state of trigger 2. At When the fifth pulse arrives, a single potential appears at the input bus 2.1 and, passing element 7, changes the state of flip-flop 1, then a single potential at the output of inverter 19 and, passing elements 12 and 15, returns flip-flop 3 to its original state and changes the state of the trigger 5 When the sixth pulse arrives, the single potential on the input bus 21 first passes and, after passing through element 10, the trigger 2 returns to its initial state, then a single potential appears at the output of the inverter 19 and, after passing through element 7, returns the trigger 1 to initial state. pa 19 and, passing element 9, changes the trigger circuit 2. When the eighth pulse arrives, a single potential appears at the input bus 21 and, having passed elements 7 and 13, changes the state of the flip-flops 1 and 4, then a single potential at the output of the inverter 19 and, having passed the element 12, returns the trigger 3 to the initial state. When the ninth pulse arrives, a single potential appears at the input bus 21 and, having passed element 10, returns trigger 2 to its initial state, then a single potential appears at the output of inverter 19 and, having passed element 8, returns trigger 1 initial state. When the tenth pulse arrives, a potential appears at the beginning at the input bus 21 and, having passed element 11, changes the state of trigger 3, then a single potential appears at the output of inverter 19 and, having passed elements 9 and 18, changes the state of trigger 2 and returns the trigger 6 to the initial state. When the eleventh pulse arrives, a single potential appears at the input bus 21 and, having passed element 7, changes the state of trigger 1, then a single potential appears at the output of inverter 19 and, having passed through element 12, returns trigger 3 condition. When the twelfth pulse arrives, a single potential appears at the input bus 21 and, having passed the element Y, returns trigger 2 to the initial state, then there appears a single potential at the output of inverter 19 and, having passed element 8, returns trigger 1 to the original state - niya. When the thirteenth pulse arrives, a single potential appears at the input bus 21 and, having passed elements 11 and 16, changes the state of flip-flop 3 and rotates the flip-flop 5 to the initial state, then a single potential appears at the output of the inverter 19 and pass element 9 changes the state of the trigger 2. При приходе четырнадцатого импульса вначале по вл етс  единичный потенциал на входной шине 21 и, пройд  элемент 7, измен ет состо ние триггера 1, затем по вл етс  единичный потенциал на выходе инвертора 19 и, пройд  элемент 12, воз- вращает триггер 3 в исходное состо ние. то ние и поступает на выход, затем по вл етс  единичный потен1щал на выходе инвертора 19 и, пройд  элемент 8, возвраща ет триггер 1 в исходное состо ние, при этом все устройство возвращаетс  в исходное состо ние. Формула изобретени  Делитель частоты повторени  импульсов на п тнадцать, содержащий выходной элемент совпадени  и инвертор, подключенный к входной шине, и триггеры, к раздельным входам которых подключены элементы совпадени , отличающийс  тем, что, с целью повыщени  надежности работы устройства, пр мой сигнал подан на один из входов выходного элемента совпадени , на элементы совпадени , подключенные к единичным входам первого, третьего, четвертого и шестого триггеров, и к нулевым входам второго и п того триггеров, а инвертированный сигнал - на элементы :;овпадени , подключенные к единичным входам второго и п того триггеров и к нулевым входам первого, третьего, четвертого и шестого триггеров, при этом единичный выход первого триггера соединен с элементами совпадени , подключенными к нулевому входу третьего триггера, к единичным входам п того и шестого триггеров , и ко второму входу выходного элемента совпадени , а нулевой выход-с элементами совпадени , подключенными к единичному входу третьего триггера и к нулевым входам п того и шестого триггеров, единичный выход второго триггера соединен с элементами совпадени , подключенными к единичным входам первого , четвертого и п того триггеров, а нулевой выход - с элементами совпадени , подключенными к нулевым входам первого, четвертого и п того триггеров, единичный выход третьего триггера подключен к элементам совпадени , подключенным к единичным входам второго и четвертого триггеров и к нулевому входу шестого триггера1 а нулевой - к элементам совпадени , подключенным к нулевым входам второго и четвертого триггеров и к единичному входу шестого триггера, и к третьему входу выходного элемента совпадени , единичный выход четвертого триггера соединен с элементом совпадени , подключенным к нулевому выходу шестого триггера, и к четвертому входу выходного элемента совпадени , а нулевой выход - к элементу совпадени , подключенному к единичному входу шестого триггера, единичный выход п того триггера подключен к элементу совпадени , подключенному к единичному входу четвертого триггера, а нулевой выход - к элементу совпадени , подключенному к нулевому входу четвертого триггера, и к п том входу выходного элемента совпадени , единичный выход шестого триггера соединен с элементами совпадени , подключенными к единичному входу п того триггера, а нулевой выход - с элементами совпадени  подключенными к нулевому входу п того триггера. Источники информации, прин тые во внимание при экспертизе: 1.Авторское свидетельство СССР № 347914, М.Кл. Н 03 К 17/00, 03.07.67. 2,Авторское свидетельство СССР № 254230, М.Кп. Н 03 К 23/24, 03.07.68.2. At the arrival of the fourteenth pulse, a single potential appears at the input bus 21 and, after passing through element 7, changes the state of trigger 1, then a single potential appears at the output of inverter 19 and, after passing through element 12, returns trigger 3 in the initial state. This is what comes to the output, then a single potential appears at the output of the inverter 19 and, after element 8 has passed, the trigger 1 returns to its original state, and the entire device returns to its original state. Claims of the pulse repetition rate divider by fifteen, containing the output matching element and an inverter connected to the input bus and triggers, to the separate inputs of which are connected the matching elements, characterized in that, in order to increase the reliability of the device, the direct signal is sent to one of the inputs of the output element of the match, the elements of the match, connected to the single inputs of the first, third, fourth and sixth flip-flops, and to the zero inputs of the second and fifth triggers, and the inverted sy cash to elements:; matches connected to the single inputs of the second and fifth triggers and to the zero inputs of the first, third, fourth, and sixth flip-flops; the single output of the first trigger is connected to the matching elements connected to the zero input of the third trigger, to single ones inputs of the fifth and sixth flip-flops, and to the second input of the output match element, and zero output with the matching elements connected to the single input of the third flip-flop and to zero inputs of the fifth and sixth flip-flops, single output v The first trigger is connected to the matching elements connected to the single inputs of the first, fourth and fifth triggers, and the zero output is connected to the matching elements connected to the zero inputs of the first, fourth and fifth triggers, the single output of the third trigger is connected to the matching elements connected to single inputs of the second and fourth triggers and to the zero input of the sixth trigger 1 and zero to the matching elements connected to the zero inputs of the second and fourth triggers and to the single input of the sixth trigger, and to the third input of the output matching element, the single output of the fourth trigger is connected to the matching element connected to the zero output of the sixth trigger, and to the fourth input of the output matching element, and zero output to the matching element connected to the single input of the sixth trigger, single output n the trigger is connected to the match element connected to the single input of the fourth trigger, and the zero output is connected to the match element connected to the zero input of the fourth trigger, and to the fifth input in coincidence of the output member, a single output of the sixth flip-flop is connected to the coincidence elements connected to a single input of the fifth flip-flop, and a zero output - with overlaps connected to the zero input of the fifth flip-flop. Sources of information taken into account in the examination: 1. USSR author's certificate number 347914, M. Kl. H 03 K 17/00, 03.07.67. 2, USSR Author's Certificate No. 254230, M.Kp. H 03 K 23/24, 03/07/68.
SU2134557A 1975-05-16 1975-05-16 Pulse frequency divider by fifteen SU532965A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2134557A SU532965A1 (en) 1975-05-16 1975-05-16 Pulse frequency divider by fifteen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2134557A SU532965A1 (en) 1975-05-16 1975-05-16 Pulse frequency divider by fifteen

Publications (1)

Publication Number Publication Date
SU532965A1 true SU532965A1 (en) 1976-10-25

Family

ID=20619545

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2134557A SU532965A1 (en) 1975-05-16 1975-05-16 Pulse frequency divider by fifteen

Country Status (1)

Country Link
SU (1) SU532965A1 (en)

Similar Documents

Publication Publication Date Title
SU532965A1 (en) Pulse frequency divider by fifteen
SU731599A2 (en) Divider of pulse repetition frequency by six
SU544111A1 (en) Pulse shaper
SU553737A1 (en) Sync device
SU436341A1 (en) DEVICE FOR SYNCHRONIZATION OF TWO TEAMS
SU790212A1 (en) Pulse synchronizing device
SU479256A1 (en) Multi-input pulse counter
SU754660A1 (en) Apparatus for gating single pulse
SU739721A1 (en) Pulse timing device
SU580647A1 (en) Frequensy divider with fractional division factor
SU688993A1 (en) Pulse recurrence frequency divider with variable division factor
SU575767A1 (en) Pulse shaper
SU667966A1 (en) Number comparing device
SU860317A1 (en) Reserved pulse counter
SU785978A1 (en) Device for tolerance checking of pulse repetition frequency
SU944105A1 (en) Switching apparatus
SU669350A1 (en) Information input arrangement
SU530465A1 (en) Pulse Frequency Divider by eighteen
SU483792A1 (en) Pulse distributor
SU430372A1 (en) DEVICE FORMATION OF TEMPORAL SEQUENCE OF PULSES
SU855973A1 (en) Single pulse shaper
SU544115A1 (en) Clock synchronization device
SU798833A1 (en) Multiplying-dividing device
SU894600A1 (en) Phase comparing device
SU813743A1 (en) Pulse train shaper