SU528567A1 - Устройство дл умножени частоты сигналов - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и быть использовано в устройствах измерени  и преобразовани  частоты.

Известно узкодиапазонное быстродействующее устройство умножени  частоты 1, основанное на логической обработке кода периода входиого сигнала, которое содержит генератор , измеритель «приращени  периода входного сигнала, двоичный умножитель, схему вычитани  частот и схему управлени . При этом выход двоичного умножител  подключен к входу схемы вычитани  частот, второй вход которой соединен с генератором, а выход - со входом двоичного умножител . Код «приращени  периода по окончании последнего переписываетс  в регистр двоичного умножител , в результате чего на выходе схемы вычитани  частота будет носто нное число раз выше входной.

Недостатком такого устройства  вл етс  узкий входной диапазон, не превыщающий

вх...

где /в

и /в

максимальное

/в

и минимальное значени  умножаемой частоты, соответственно.

Наиболее близким техническим решением к данному изобретению  вл етс  умножитель

частоты, содержащий генератор, выход которого соединен со входами блока управлени  и со входом узла вычитани , другой вход которого подключен к выходу элемента ИЛИ, входы которого соединены с выходами элементов И, входы из которых подключены к выходам соответствующих разр дов регистра и первого двоичного счетчика, информационный вход которого соединен с выходом узла вычитани , второй двоичный счетчик регистр, элементы И, второй регистр и узел сравнени ; выходы второго двоичного счетчика подключены к одним из входов узла сравнени  и через элементы И, другие входы которых соединены с выходом блока управлени ,-ко входам второго регистра, выходы которого подключены к другим входам узла сравнени  и через другие элементы И, вторые входы которых соединены с выходом узла сравнени , к соответствующим входам первого регистра, информационный вход второго счетчика подключен к выходу блока управлени , второй вход которого соединен со входной щиной.

Недостатком этого умножител   вл етс  узкий входной диапазон. Смещение диапазона в принципе легко достигаетс  изменением частоты генератора, однако при этом приходитс  либо ограничиватьс  наименьшим коэффициентом умножени  (что определ ет больщую погрешность устройства), либо это приводит к

увеличению задержки на онерацию умножени  (генерирование умноженной частоты на выходе устройства в соответствии со значением периода начнетс  по прохождению нескольких периодов).

Цель изобретени  - уменьшение погрешности и расширение входного диапазона.

Это достигаетс  тем, что в умножитель введен блок изменени  коэффициента делени , к выходам которого подключены управл юидие входы первого и второго двончпых счетчиков и узла сравнени , а входы блока изменени  коэффициента делени  соединены с выходом блока управлени  и выходами первого и второго двоичных счетчиков.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит генератор 1; узел вычитани  2; двоичный счетчик 3; элемент ИЛИ 4; элементы И 5; регистр 6; блок управлени  7; элементы И 8; регистр 9; элементы И 10; двоичный счетчик 11; узел сравнени  12; элементы И 13, 14; элементы ИЛИ 15, 16; элементы И 17-20; триггеры 21-23; элемент И 24; триггеры 25, 26; элементы И 27, 28; триггеры 29, образующие двоичный счетчик 3; триггеры 30, 31, образуюш.ие регистры 6 и 9 соответственно; триггеры 32, образующие двоичный счетчик 11; узлы 13-28 образуют блок изменени  коэффициента делени  33; щины блока управлени  34-36.

Устройство работает следуюншм образом. Предположим сначала, что элементы И 19, 20, 13 и 14 открыты, а элементы И 17 и 18 закрыты соответствующими потенциалами с триггеров 21, 22, 25, 26.

Кроме того диапазон входных частот равен 3-4 кГц, а нредельна  рабоча  частота элементов , на которых выполнено устройство, составл ет 1024 кГц. В этом случае максимальное значение коэффициента умножени  соста ,д „,-„ „

вит М ZOO. Соответственно, ко4 кГц

эффициент делени  двоичных счетчиков 3 и 11 будет также равным 256.

Умножаема  частота fx поступает на блок управлени  7.

Первым же импульсом с генератора, выделенным на выходе блока управлени , осуществл етс  перепись кода из счетчика 11 в регистр 9. Затем, сигналом с выхОлЧа блока управлени  7, осуществл етс  сброс счетчика 11 в исходное состо ние, соответствуюн1,ее двум единицам.

При таком вьшолнении узла измерени  приращени  периода в процессе формировани  кода в двоичном счетчике 11 происходит одно переполнение этого счетчика.

Значение кода Л в двоичном счетчике 11

определ етс  какЛ -256 (256 - ко/ .Iэффициент делени  счетчика, fj. - частота генератора 1).

Значение кода Л из двоичного счетчика 11 переписываетс  в регистр 9, а затем, в течение следующего периода, импульсом с узла сравпепп  12 в регистр 6.

Частота на выходе двоичного умножител  /д.у. (схема И 4) определ етс  соотношением:

f „

НГ

где fen - частота на выходе узла вычитани  2. В свою очередь

/свЛ

/со-Гг-/Д.у /Л256 + /У):

256

откуда fcB fx Таким образом на выходе узла вычитани  2 формируетс  умноженна  частота. Назначение регистра 9 и узла сравнени 

12 - исключение динамической погрешности

при изменении частоты выходного сигнала за

счет введени  посто пного запаздывани  на

умножение.

При равенстве пр мого кода в двоичном

счетчике 11 и обратного кода в регистре 9 узел сравнени  кодов 12 формирует сигнал, по которому код из регистра 9 переписываетс  в регистр 6. В этом случае относительно начала нериода сигнала, значение кода этого

периода переписываетс  в регистр 6 по истечении посто нного времени Тз, равного Тз 2-256-Ti. (TI- - длительность периода сигнала с генератора 1). Действительно, Тз т,.(256 + V + Л ) (где

Л - обратное значение кода нрирашени  периода ) .

Так как геперирование умноженной частоты в соответствии со значением периода входного сигнала начинаетс  с посто нной задержкой относительно начала этого периода, то каждому периоду входпого сигнала ставитс  в соответствие импульсов на выходе узла вычитани  2. Работа устройства рассматриваетс  из

предположени , что открыты элементы И 13, 14, 19, 20. К концу измерени  периода они будут также открыты.

Сигналом сброса с выхода двоичный счетчик И и триггеры 21, 22 возвращаютс  в исходное состо ние, при котором элементы И 19 и 20 закрыты. Затем на вход двоичного счетчика 11 поступают импульсы с частотой генератора 1. После прохождени  62 импульсов,

триггер 23 переключитс  и откроетс  элемент И 24. После следующих 64 импульсов сигналом с элемента И 24 переключитс  триггер 22, откроетс  элемент И 20 и подтвердитс  состо ние триггера 26, при котором закрыты

элементы И 28, 18 и открыт элемент И 14. После поступлени  в двоичный счетчик следующих 128 импульсов сработает триггер 21, откроетс  элемент И 19 и подтвердитс  состо пие триггера 25, при котором открыт элемент

И 13 и закрыты элементы И 27, 17.

5

Таким образом, после прохождени  256 импульсов относительно начала очередного периода в двоичный счетчик 11 заппсан «ноль, после чего формируетс  код «приращени  периода.

При диапазоне входных частот 6-8 кГц общее число импульсов, поступающих в двоичный счетчик 11, не превысит 254, поэтому триггер 21 к концу периода не переключитс , элемент И 27 окажетс  открытым дл  сигнала перезаписи с выхода 35. Сигналом с выхода элемента И 27 триггер 25 переключитс , закроетс  элемент И 13 и откроетс  элемент И 17, т. е. коэффициент делени  двоичного счетчика 3 уменьшитс  в два раза. В два раза изменитс  и коэффициент умножени . Кроме того, не будет выполн тьс  сравнение соответствующего разр да двоичного счетчика 11 и регистра 9 в узле сравнени  12.

При диапазоне входных частот 12-16 кГц в счетчик 11 пройдет не более 126 импульсов за период, т. к. открытым дл  сигнала сброса окажетс  также элемент И 28. По сигналу сброса переключитс  триггер 26, закроетс  элемент И 14, откроетс  элемент И 13 и не будет выполн тьс  сравнение соответствующего разр да счетчика 11 и регистра 9. Коэффициент умножени  станет равным 64. Из рассмотрени  работы устройства следует, что дл  диапазона входных частот 24-32 кГц в устройство необходимо ввести р д узлов, аналогичных по назначению и включению элементам И 13, 14, элементам И 17, 18, элементам И 19, 20, элементам И 27, 28, триггерам 21, 22, триггерам 25, 26 и элементам ИЛИ 15, 16.

Использование предлагаемого изобретени  в измерительных системах позволит повысить точность измерительных устройств и примен ть одну и ту же аппаратуру дл  работы с большим классом частотных датчиков и преобразователей , что выгодно как с экономической точки зрени , так и с точки зрени  простоты и удобства обслуживани .

Claims (2)

1.Авт. св. АО 404173 кл. Н ОЗВ, 19/00, 28.06.68.

2.Авт. св. Лд 354412 кл. G 06F, 7/52. 02.01.69.