SU484522A1 - Устройство дл формировани гиперболических функций - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано (при реализации технических средств дискретной автоматики и цифровых вычислительных машин.

Известны устройства дл  фО|рмировани  гиперболических функций, содержащие четыре накопительных регистра, четыре одноразр дных комбинационных сумматора-вычитател , блок односторонней пам ти, два сдвигающих регистра, блок определени  знака псевдочастного, блок управлени  и блок счета итераций, подключенный к блоку управлени , выходы которого соединены -со входами управлени  накопительных регистров , сдвигающих регистров и блока односторонней пам ти.

Недостатком известного устройства  вл етс  невозможность получени  гиперболических ареасинуса и косинуса.

Цель изобретени  заключаетс  в расширении класса решаемых задач в части обеспечени  возможности формировани  указанных функций.

Это достигаетс  тем, что в устройстве выходы накоиительных регистров св заны с одним из входов одноразр дных комбинационных сумматоров-вычитателей, другие входы которых св заны с выходом блока определени  зна:ка псевдочастпого, подключенного к выходу первого накопительного регистра , а выходы-со входами соответствующих накопительных регистров, выходы второго и третьего накопительных регистров св заны

со входами первого и второго сдвигающих регистров, выходы которых подключены к третьим входам третьего и второго одноразр дных комбинационных сумматоров-вычитателей соответственно, выход блока односторонней пам ти св зан со входом четвертого одноразр дного комбинационного сумматоравычитател , а выход второго сдвигающего регистра соединен с третьнм входом первого одноразр дного комбинационного сумматора:вычнтател .

Блок-схема устройства представлена на че|ртеже.

Устройство состоит из накопительных регистров 1, 2, 3, 4, одноразр дных комбинационных сумматоров-вычитателей 5, 6 , 7, 8, блока 9 односторонней пам ти, сдв)1гающ)х регистров 10 н 11, блока 12 определени  знака псевдочастного, в качестве которого может быть использован, например, триггер с

вентилем; блока управлени  13 и блока 14 счета итерации.

Параллельно-последовательна  структура устройства состоит из четырех рециркул ционных  чеек, в каждую нз которых входит

одноразр дный комбинационный сумматорвычитатель и накопительный регистр, выход которого соединен со входом одноразр дного комбинационного сумматора-вычитател , а выход последнего - со входом накопительного регистра. Блок управлени  13 состоит, например, из генератора та1ктовых сдвигающих импульсов, распределител  и формирователей. Блок 14 счета и повторени  итерации состоит, например , из счетчика, дешифратора и логических схем «И и «ИЛИ. В блоке 9 односторонней пам ти хран тс  значени  угловых приращений aj (.+ с поразр дной выборкой по каждому тактовому импульсу. Устройство pai6oTaeT следующим образом. Первоначально накопительные регистры 1 и 3 наход тс  в нулевом состо нии. В накопительный регистр 2 ввод т значение, равное ло 1,206314. В накопительный регистр 4 ввод т значение аргумента , где t- значение гиперболического угла. В каждой итерации с выходов блока управлени  13 начинают поступать серии тактовых импульсов. Последние продвигают содержащуюс  в регистрах информацию на входы одноразр дных комбинационных сум-, маторов-вычитателей, которые ее суммируютвычитают , а полученный результат последовательно младшими разр дами вперед записывают в старшие разр ды, которые освобождаютс  при сдвиге информации от предыдущего содержимого накопительных регистров 1, 2, 3 и 4. С помощью сдвигающих регистров 10 и 11 одноразр дных комбинационных сумматороввычитателей б и 7 выполн етс  перекрестное сложение (или вычитацие) сдвинутых и переадресованных составл ющих Xj и /,-. В конце каждой итерации схема 12 определени  знака псевдочастного устанавливаетс  Б состо ние, соответствующее знаку содержимого накопительного регистра 4. Таким образом определ етс  значение очередной цифры псевдочастного q, (оператора поворота гиперболического вектора), которое определ ет режим работы сум1маторов-вычитателей на следующей итерации. Дл  выполнени  условий сходимости итерационного процесса aj S «г в устройство дополнительно введен блок 14 счета итерации, который управл ет повторением по два раза итерации с номерами 5, 17,.../%, (),... В повтор емых итераци х число сдвигОВ и величина углового приращени  не измен ютс . Значение цифр псевдочастного qj (оператора поворота) может быть различным . Блок 14 счета итерации считает номера итераций и при итерации, следующей за итерацией, котора  должна быть повторена , Не выдает в блок управлени  13 сигнала перехода к следующему числу сдвигов. Выдача этого сигнала производитс  после повторени  итерации. В конце итерационного процесса, после выполнени  /7 п+4 итераций, где п - число разр дов аргумента, в накопительном регистре 1 находитс  искомый гиперболический угол-значение ареаоинуса, в накопительном регистре 2 находитс  искома  функци - гиперболический косинус . В накопительных регистрах 3 и 4 соответственно наход тс  приближение ж заданному аргументу и нулевое значение. Предмет изобретени  Устройство дл  формировани  гиперболических функций, содержащее четыре накопительных регистра, четыре одноразр дных комбинационныхсумматора-вычитател , блок односторонней пам ти, два сдвигающих регистра, блок определени  знака псевдочастного , блок управлени  и блок счета итераций , подключенный к блоку управлени , выходы которого соединены со входами управлени  накопительных регистров, сдвигающих регистров и блока односторонней пам ти , отличающеес  тем, что, с целью расширени  класса решаемых задач, в «ем выходы накопительных регистров св заны с одними из входов одноразр дных комбинационных сум.матороз-зычитателей, другие входы которых св заны с выходом блока определени  знака псевдочастного, подключенного к выходу первого накопительного регистра, а выходы-со входами соответствующих накопительных регистров, выходы второго и третьего накопительных регистров св заны со входами первого и второго сдтзигающих регистров, выходы которых подключены к третьим входам третьего и второго одноразр дных комбинационных сумматоров-вычитателей соотгветствеино , выход блока односторонней пам ти св зан со входом четвертого одноразр дного комбинационного сумматора-вычитател , а выход второго сдвигающего регистра соединен с третьим входом первого одноразр дного комбинационного сумматора-вычитател .