SU478313A1 - Устройство дл вычислени обратного кругового синуса - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, в частности, к устройствам дл  вычислени  элементарных функций.

Известно устройство дл  вычислени  обратного кругового синуса, содержащее первый , второй, третий и четвертый сумматоры-вычитатели , выходы и первые входы .которых соединены с входами и выходами соответственно первого, второго и первыми выходами третьего и четвертого сдвиговых регистров, запоминающий блок, выход которого соединен с вторым входом первого сумматора- ычитател , блок управлени , выходы которого соединены с управл ющими входами сдвиговых регистров и входом выборки запоминающего блока.

Цель изобретени  - повышение точности с одновременным расширением интервала изменени  аргумента и увеличение технологичности устройства.

Достигаетс  это тем, что устройство содержит п тый и шестой сдвиговые регистры , триггер и блок счета итераций, причем выходы п того и шестого сдвиговых регистров соединены соответственно со -эторыми входами второго, четвертого и третьего сумматоров-вычитателей, выход знакового разр да второго сдвигового регистра через триггер соединен с третьими входами сумматоров-вьиитателей, входы п того и шестого сдвиговых регистров соединены со вторыми выходами соответственно третьего и четвертого сдвиговых регистров, а блок счета интеграции соединен двухсторонней св зью с блоком управлени .

На чертеже приведена блок-схема устройства .

Устройство дл  вычислени  обратного кругового синуса содержит сумматоры-вычитатели 1-4, первый сдвиговый регистр 5, второй сдвиговый регистр 6, третий сдвиговый регистр 7, четвертый сдвиговый р егистр 8, п тый сдвиговый регистр 9, шестой сдвиговый регистр Ю, запоминающий блок 11, триггер 12, блок управлени  13, блок счета итераций 14, знаковый разр д 15 второго сдвигового регистра 6.

Устройство реализует вычисление обратного кругового синуса 9(irCSiHy в виде системы разностных рекуррентных соотно шений дл  двоичной системы счислени  с фиксированной зап той . Zj., y-Vj., Xj-gjXj2 Г-i-l при Ctj Si9n2j | J,Q ,l,...,n N/i-y COS9 VVXft Xj,, Xj-qiyj.2 Qj-vrQj aj- S 9 - arc sin у Ч-пЛ- -)В запоминающем блоке 11 хран тс  значени  угловых приращений 01 arttg 2 с поразр дной выборкой по каждому такто вому импульсу, приход щему из блока уп равлени  13 на вход выборки (чтени ) запоминающего блока 11. Блок управлени  13 состоит из генера тора тактовых импульсов, распределител  и формировател . Блок счета итераций 14 состоит из дещифратора, счетчика и логических схем. Устройство дл  вычислени  обратного кругового синуса работает следующим образом . Первоначально в сдвиговых регистрах 5 и 8 наход тс  нулевые значени  (все разр ды незначащие). В. сдвиговый регистр 7 заноситс  значение обратной величины коэффициента уд.линени  вектора ( 1/К ). в сдвиговый регистр 6 заноситс  значени аргумента Y . С выходов схемы управлени  13 поступают в каждой итерации серии тактовы сдвигающих импульсов на управл ющие входы сдвиговых регистров 5-10 и вход выборки запоминающего блока 11. Содержимое сдвиговых регистров 5-8 суммируетс  или вычитаетс  в сумматорах-вычитател х 1-4, а полученный результат последовательно запи ;ываетс  в старшие разр ды сдвиговых регистров 5-8, которые в процессе сдвига освобождаютс  от предыдущего содержимого. Каждое соотношение приведенного алгоритма решаетс  последовательно в итерации . Б каждой итерации все соотношени  рещаютс  параллельно. Дл  обеспечени  точности в последнем П -ом двоичном разр де необходимо число итераций, равно П+ 1. С помощью сдвиговых регистров 9, 10 и сумматоров-вычитателей 4, 3 выполн етс  перекрестное сложение-вычитание сдвинутых переадресованных составл ющи По значению знакового разр да 15 сдвигового регистра 6, триггер 12, служащий дл  определени  цифры псевдочастного о : , (оператора поворота тригонометрического вектора), устанавливаетс  в требуемое состо ние, которое определ ет режим суммирование-вычитание в сумматорах-вычитател х 1-4. Дл  выполнени  услови  сходимости итерационного процесса по указанному алгоритму в устройство дополнительно введен блок счета итераций 14, который управл ет повторением по два раза итераций, номера которых кратны трем. В этом случае обеспечиваетс  выполнение условий сходимости итерационного процесса 3 at{П 4 ZX, где р 1, 2, 3 ... В повтор емых по два раза итераци х с номерами, кратными трем, число сдвигов и угловое приращение 0(; не измен ютс , а значение цифры псевдочастного повтор емых итераци х может быть различным . Блок счета итераций 14 считает номера итераций и при итерации, следующей за итерацией, номер которой кратен трем, не выдает в блок управлени  13 сигнал перехода к следующему числу сдвигов. Выдача этого сигнала производитс  после повторени  итерации. В конце итерационного процесса в сдвиговом регистре 5 находитс  искомый уголобратный круговой синус, в сдвиговом регистре 7 - значение косинуса искомого угла, в сдвиговом регистре 8 - приближение к заданному аргументу, т. е. значение синуса искомого угла, а в сдвиговом регистре 6 - нулевое значение,. Врем  получени  обратного кругового синуса и одновременно его косинуса равно в тактах Т (n- - Tit{-|-})(n + m ) , где m - число дополнительных разр дов сдвиговых регистров дл  компенсации по- грещности округлени . Параллельно-последовательна  структура устройства обладает схемной простотой, большой однородностью и регул рностью св зей между стандартными схемными цифровыми элементами, что отвечает требовани м интегральной технологии. Предмет изобретени  Устройство дл  вычислени  обратного кругового синуса, содержащее первый, второй , третий и четвертый сумматоры-вычи-

татели, выходы и первые входы которых соединены с входами и выходами соответственно первого, второго и первыми выходами третьего и четвертого сдвиг-овых регистров , запоминающий блок, выход которого соединен со вторым входом первого сумматора-вычитател , блок управлени , выходы которого соединены с управл ющими входами сдвиговых регистров и входом выборки запоминающего блока, о т л и ч а ющ е е с   тем, что, с целью повышени  точности с одновременным расширением интервала изменени  аргумента устройства , оно содержит п тый и шес1-ой сдвиговые регистры, триггер и блок счета итераций , причем выходы п того и шестого сдвиговых регистров соединены соответственно с вторыми входами второго, четвертого и третьего сумматоров-вычитателей, выход знакового разр да второго сдвигового регистра через триггер соединен с третьими входами сумматоров-вычитателей , входы п того и шестого сдвиговых регистров соединены со вторыми выходами соответственно третьего и четвертого сдвиговых pej-истров, а блок счета итераций соединен двухсторонней св зью с блоком управлени .