SU421045A1 - Запоминающее устройство на мдп-транзисторах - Google Patents
Запоминающее устройство на мдп-транзисторахInfo
- Publication number
- SU421045A1 SU421045A1 SU1783850A SU1783850A SU421045A1 SU 421045 A1 SU421045 A1 SU 421045A1 SU 1783850 A SU1783850 A SU 1783850A SU 1783850 A SU1783850 A SU 1783850A SU 421045 A1 SU421045 A1 SU 421045A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- tir
- differential amplifiers
- inputs
- outputs
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
1
Изобретение относитс к вычислительной технике и может быть применено в специализированных вычислительных устройствах в качестве оперативного или буферного запоминающего устройства.
Известно запоминающее устройство на МДП-транзисторах, содержащее лгатрицу на МДП-транзисторах, схему управлени , соединенную с формировател ми сигналов выборки и с формировател ми сигналов записи, гранзисторные дифференциальные усилители, ключи считывани , подключенные к выходам дифференциальных усилителей.
Известное устройство имеет малое быстродействие .
Предлагаемое устройство отличаетс от известного тем, что дл повышени быстродействи в него введены насыщенные транзисторные ключи, выходы которых подключены к входам дифференциальных усилителей через базовые резисторы, а входы - к выходу схемы уиравлени , разр дные щины матрицы подключены к нервым входам дифференциальных усилителей и через дополнительные диоды - к формировател м сигналов записи, выходы которых через диоды подключены к вторым входам дифференциальных усилителей.
На чертеже изображена функциональна схема предлагаемого запоминающего устройства .
Устройство содержит матрицу пам ти 1, соединенную словарными щинами с формировател ми 2 сигналов выборки, которые соединены со схемой управлени 3. Разр дные щины матрицы подключены к первым входам дифференциальных усилителей 4 и через дополнительные дподы 5 - к формировател м 6 сигналов записп. выходы которых через диоды подключены к вторым входам усилителей 4. Выходы дифференциальных усилителей соединены с ключами считывани 7. Через токозадающие резисторы 8 схема управлени 3 соединена с насыщенными транзисторными ключами 9, выходы которых подключены к входам дифференциальных усилителей 4 через базовые резисторы 10.
Устройство работает следующим образом.
Формирователь сигналов выборки 2 в режиме записи формирует на словарных щинах импульсы напр жени перепадом от +6 в до -6-8 в, а формирователь 6, включаемый сигналом со схемы управлени 3 создает на разр дных шинах импульсы положительной пол рности -f6 в при записи «1 или нулевой потенциал прп записи «О - в соответствии с записанным кодом. Сигналы записи «1 подаютс через одпн пз диодов 5 па разр дную щину, а следовательно, и на первый вход уси лптел 4 и через другой диод - на второй его вход. При этом перегрузки усилител 4 не
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1783850A SU421045A1 (ru) | 1972-05-03 | 1972-05-03 | Запоминающее устройство на мдп-транзисторах |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1783850A SU421045A1 (ru) | 1972-05-03 | 1972-05-03 | Запоминающее устройство на мдп-транзисторах |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU421045A1 true SU421045A1 (ru) | 1974-03-25 |
Family
ID=20514004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1783850A SU421045A1 (ru) | 1972-05-03 | 1972-05-03 | Запоминающее устройство на мдп-транзисторах |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU421045A1 (ru) |
-
1972
- 1972-05-03 SU SU1783850A patent/SU421045A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1374215A (en) | Sense amplifier | |
| KR920006981A (ko) | 반도체 메모리 | |
| GB1509633A (en) | Memory device | |
| SU421045A1 (ru) | Запоминающее устройство на мдп-транзисторах | |
| KR910010521A (ko) | 다이내믹 ram의 판독회로 | |
| KR920701978A (ko) | 데이타 읽어내기 완료 · 타이밍을 빠르게한 다이내믹 ram | |
| JPH0262785A (ja) | ダイナミック型半導体メモリ | |
| GB1371185A (en) | Vehicle crash recorders | |
| SU541200A1 (ru) | Аналоговое запоминающее устройство | |
| SU881858A1 (ru) | Динамическое запоминающее устройство | |
| SU1269209A1 (ru) | Запоминающее устройство | |
| SU391579A1 (ru) | УСТРОЙСТВО дл СЧИТЫВАНИЯ ИНФОРМАЦИИ с ПЕРФОНОСИТЕЛЯ | |
| SU573134A3 (ru) | Формирователь бипол рных импульсов | |
| SU410465A1 (ru) | ||
| SU381096A1 (ru) | Устройство для записи информации | |
| JP2705149B2 (ja) | 高速読み出し回路 | |
| SU484561A1 (ru) | Устройство формировани отроб-импульса дл магнитных накопителей | |
| SU394848A1 (ru) | УСТРОЙСТВО дл ИЗВЛЕЧЕНИЯ ПОЛЕЗНОЙ ИНФОРМАЦИИ ИЗ СЧИТАННОГО СИГНАЛА | |
| SU375681A1 (ru) | ВСЕСОЮЗНАЯ пм?нтно^.:^--' Щ | |
| JP2702265B2 (ja) | 半導体記憶装置 | |
| SU574773A1 (ru) | Устройство дл записи-считывани | |
| SU447752A1 (ru) | Усилитель считывани дл запоминающего устройства с п-секционной обмоткой считывани | |
| SU407390A1 (ru) | ||
| SU407392A1 (ru) | ||
| SU430508A1 (ru) | Трехканальный мажоритарный элемент |