SU447752A1

SU447752A1 - Усилитель считывани дл запоминающего устройства с п-секционной обмоткой считывани

Info

Publication number: SU447752A1
Application number: SU1837852A
Authority: SU
Inventors: Геннадий Григорьевич Кашко
Original assignee: Киевский Ордена Трудового Красного Знамени Завод Электронных Вычислительных И Управляющих Машин
Priority date: 1972-10-10
Filing date: 1972-10-10
Publication date: 1974-10-25

Description

1

Изобретение относитс к импульсной технике и касаетс запоминающих устройств.

Известен усилитель считывани выходных сигналов запоминающего устройства с п-секционной обмоткой считывани , содержащий линейный дифференциальный усилитель с п коммутируемыми параметрами входных транзисторов, управл ющие входы которого соединены с управл ющими щинами, выходы дифференциального усилител подключены к входам амплитудного дискриминатора и входу усилител .

Однако на выходе дифференциального усилител при коммутировании пар входных транзисторов возникают пьедесталы, равные по амплитуде усиленной разности пр мых падений напр жений база-эмиттер транзисторов коммутируемых пар.

Предлагаемый усилитель отличаетс от известных тем, что он содержит дополнительный дифференциальный усилитель, входы которого через п цепей, кажда из которых выполнена из последовательно включенных резистора и ключевого элемента, соединены с Шиной нулевого потенциала, причем управл ющие входы ключевых элем-.нтов соединены с соответствующими управл ющими щинами, а выходы дополнительного дифференциального усилител соединены с соответствующими входами амплитудного дискриминатора.

Это позвол ет существенно повысить точность работы усилител .

На чертеже показана принципиальна схема предлагаемого усилител .

Усилитель считывани содержит линейный дифференциальный усилитель 1, например, с трем коммутируемыми парами входных транзисторов , амплитудный дискриминатор 2, усилитель 3, дополнительный дифференциальный

усилитель 4, входы 5 и 6 которого соединены с шиной нулевого потенциала через три цепи, кажда из которых выполнена из последовательно включенных резисторов 7-9 и ключевых элементов 10-12.

Управл ющие входы линейного дифференциального усилител и входы ключевых элементов соединены с соответствующими управл ющими шинами 13-15, а выходы 16 и 17 линейного дифференциального усилител 1 и

выходы 18, 19 дополнительного дифференциального усилител 4 соединены с соответствующими входами амплитудного дискриминатора 2.

Коммутирование пар входных транзисторов

приводит к возникновению пьедесталов на входах 16 и 17 амплитудного дискриминатора , а на его другие соответствующие входы 18 и 19 подаютс компенсирующие импульсы той же пол рности и амплитуды, формируемые дополнительным дифференциальным усилителем при коммутировании соответствующих ключевых элементов. При этом смещение на базах относительно эмиттеров транзисторов амплитудного дискриминатора и, следовательно , уровень отсчета усиливаемых выходных сигналов запоминающего устройства остаетс неизменным.

Предмет изобретени

Усилитель считывани дл запоминающего устройства с /г-секциопной обмоткой считывани , содержащий линейный дифференциальный усилитель с п коммутируемыми парами входных транзисторов, управл юпше входы которого соединены с управл ющими шинами , выходы дифференциального усилител подключепы к входам амплитудного дискриминатора и входу усилител , отличающийс тем, что, с целью повышени точности работы усилител , устройство содержит дополнительный дифференциальный усилитель , входы которого через п цепей, кажда из которых выполнена из последовательно включенных резистора и ключевого элемента, соединены с шиной пулевого потенциала, причем управл ючдие входы ключевых элементов соединены с соответствующими управл ющими шинами, а выходы дополнительного дифференциального усилител соединены с соответствующими входами амплитудного дискриминатора .