SU573134A3 - Формирователь бипол рных импульсов - Google Patents

Description

(54) ФОРМИРОВАТЕЛЬ БИПОЛЯРНЫХ ИМПУЛЬСОВ

отдельности к одномуИз двух выходов 15, 16 регистра 17 записи и считьшани .

В зависимости от пол рности первого разр дного импульса к первому входу 18 и 19 одной из схем ИЛИ подводитс  управл ющий импульс дл  пуска первого разр дного импульса, который получаетс  из какой-либо одной схемы И 20, 21 (фиг. 1). Кажда  из схем И 20, 21 имеет первый и второй входы. Первые входы 22, 23 св заны между собой, на их точку соединени  подаетс  тактовый импульс 24 дл  пуска первого разр дного импульса . Вторые входы 25, 26 подключены к выходам 15, 16 регистра 17.

Таким образом, к каждому выходу 15, 16 регистра 17 подключено всего две схемы И 8, 21 (9, 20), причем схемы И 8, 20 принадлежат к усилителю 1, а схемы И 21, 9 - к усилителю 2.

Управл ющий импульс дл  пуска первого разр дного импульса (фиг. 2) получаетс  из какой-либо одной схем ШШ 27, 28. Кажда  схема ИШ. 27, 28 имеет первый и второй входы. Первый вход схемы 27 св зан с одним выходом 29, а первый вход схемы 28 св зан с другим выходом 30 выходного каскада нелинейного усилител  считьшани  31. Вторые входы 32, 33 схем ИЛИ 27, 28 служат дл  записи внеицшх информации. Регистр 17 используетс  в качестве регистра записи (считьшани ), следовательно, на его входы 34, 35 управлени  через схемы ИЛИ 27, 28 и св зывающие звень , например конденсаторы (на чертежах не показаны), поступает выходной сигнал выходного каскада нелинейного усилител  31 считьшани  кхш же внеи-кий сигнал, поданный на вход 32, 33. Выходной каскад усилител  31 счктьюани  (фиг. 1) имеет только один выход 29, вследствие чего необходимо производдть перед каждой новой операцией записк .ГйЖ сброса регистра 17 на его входе 35.

Ра.бота устройства протекает следующим образом.

Перед каждой операцией записи внешних или считываемых информации регистр 17 приводитс  подачей импульса сброса на его вход 35 в свое состо ние поко , в котором на выходе 15 по вл етс  сигнал 1, а на выходе 16 - сигнал О, При записи информащш на выходе 29 выходного каскада нелинейного усилител  31 считьшани  или же на входе 32 схемы ИЛИ по вл етс  импульс, который переводит регистр 17 в рабочее состо ние, характеризуемое сигналом О на выходе 15 и соответственно, сигналом 1 на выходе 16.

По вивщийс  теперь на первых входах 22, 23 схем И 20, 21 тактовый импульс 24, который соответствует сигналу 1, вызьтает на выходе схемы И 20 импульс, который через схему ИЛИ 4 поступает на усидштель 1, при этом положительный первый разр дный импульс по вл етс  на нагрузке 3. За тактовым импульсом 24 непосредственно следует соответствующий сигналу 1 тактовьш импульс 12, который аналогичным образом через схему И 9 и схему ИЛИ 5 поступает на усилитель 2. При загшси информации О на входе 34 регистра 17 управл ющий импульс отсутгствует, следовательно , на нагрузку 3 подаютс  отрицательный первый разр дный импульс и непосредственно следующий за ним полохжте ьный второй разр дный импульс.

Аналогично работает и электрическа  схема на фиг. 2. Однако управл ю1ций иштульс дл  пуска первого разр дного импульса по вл етс  на выходе одной из схем ИЛИ 27, 28. Сигнал на выходе 29 или 30 выходного каскада нелинейного усилител  31 считывани  или внешний сигнал на входе 32 или 33 уже имеет необходимую дл  щштельноаи первого разр дного импульса ишрину. Операщ   сброса регистра 17. дл  перевода его в С9сто ние поко  отпадает. Электрические схемы Ki фиг. 1 и 2 св заны известным образом.

Claims (1)

1. Формула изобретени 

   Формирователь Бипол рных импульсов, содержащий не шнейный усилитель с одним или с двум  выходами, оконечньЬ усилители, нагруженные на общую нагрузку, внеишие источники сигналов, первые к вторые cxe.lЬI ИЛИ, регистр записи и считывани , входы которого соединены с выходагии первых схем ИЛИ, а его выходы - с входами схем И, отличающийс  тем, что, с целью упрощени  формировател , каждый выход нелинейного усилител  соединен с входом одной из первых схем ИЛИ, пртчем их вторые входы и параллельно соединенные входы И подключены к внешним источникам сигналов , выходы схем И соединены через вторые схемы ИЛИ с оконечными усилител ми, а остальные ьходы вторьк схемИШ соединены с входамн регистр.1 записи и считыванн . / 2S 27 , /7 - 34-/ 21 7

   гЧ

   Ч