SU408338A1 - Многоканальный коррелятор - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и предназначено дл  вычислени  коррел ционных функций сигналов в реальном масштабе времени.

Известный коррел тор, содержащий умножитель , соединенный с управл емыми интеграторами , и генератор вспомогательного сигнала (генератор чисел), соединенный с умножителем и схемами сравнени  (схемами эквивалентности ) вспомогательного сигнала с сигналами с линии задержки, характеризуетс  относительной сложностью реализации.

Цель изобретени  - унрощен«е работы устройства .

Предлагаемый коррел тор отличаетс  от известного тем, что содержит схемы «И и распределитель, выходы которого подключены соответственно к выходам схем сравнени , выходы схем «И подключены соответственно ко вторым входам управл емых интеграторов, выход синхронизации распределител  соединен со схемой задержки.

Преимущество предлагаемого коррел тора состоит в том, что 1ИСЛО отводов от линии задержки в нем в несколько раз меньще. Это значительно упрощает устройство, особенно при цифровой линии задержки коррел тора.

На фиг. 1 изображена структурна  схема предлагаемого коррел тора; на фиг. 2 - схема управл емого интегратора.

Коррел тор содержит линию задержки У, например цифровую, управл ющий (тактовый ) вход которой соединен с распределителем 2; схемы сравнени  3 сигналов с отводов

линии задержки / с сигналами генератора 4 вспомогательных сигналов; умножитель 5, одним входом соединенный с генератором 4, а выходом- с управл емыми входами управл емых интеграторов 6; схемы «И 7 импульсов с выходов распределител  2 и со схем сравнени  3. Лини  задержки 1 может быть выполнена по схеме цифрового регистра сдвига . В этом случае генератор 4 выполн етс  по схеме генератора чисел, а кажда  схема сравнени  3 - по схеме сравнени  чисел, выдающей импульс в случае равенства чисе.1 на ее входах.

На фиг. 2 показан возможный вариант выполнени  управл емого интегратора 6, содержащего транзисторный ключ 8 и интегрирующее РС-звено 9. Вход 10  вл етс  управл емым , вход 11 - управл ющим.

Устройство работает следуюи;и.м образом. Входной сигнал x(i), квантованный повремени с шагом At между узловыми точками ), подаетс  на линию задержки /. Второй входной сигнал y(t), квантованный по времени с шагом Лт, подаетс  на умножитель 5, AT - равно шагу временной дискретизации

вычисл емой коррел ционной функции и определ етс  верхней граничной частотой входных сигналов; Д Ат, где |„ -целое число, равное числу отводов от распределител .

Распределитель 2 и лини  задержки взаимно синхронизированы прив зкой их тактовых импульсов к t j моментам времени. С распределител  импульсы последовательно поступают на схемы «И 7, подключа  соответствующие р ды (строки), управл емых интеграторов к схемам сравнени  3 на врем  Ат. Сигналы с линии задержки x(tj), x(tj-At), ..., (n - 2) At, - (n- 1) Aa где n - номер отвода от линии задержки, подаютс  на схемы сравнени  3, на другие входы которых поступают вспомогательный сигнал z(t) с генератора 4, который принимает все возможные значени  сигнала x(t). В моменты /, равенства значений сигналов на входах схем сравнени  3, последние генерируют управл ющие импульсы, поступающее на управл ющие входы интеграторов 6, и сигналы произведени  у (f) -г (f) с выхода умножител  5 проход т через управл емые входы интеграторов. Поскольку за Ат сигнал z (t) принимает все возможные значени  х (t) то в промежутке {tj t j + AT на интеграторы 6 первого р да поступают произведени  сигнала у (tj ) на x(t f), X (tj-At), ..., . - (n-l) At. В промежуток tj + AT; t. + 2Ат распределителем 2 к схемам сравнени  5 подключен следующий р д интеграторов 6 (остальные отключены) и получены произведени  сигнала у (t + Ат) на x(ti), x(t,-At), ..., , -(n)At}.

При I-TOM шаге вычислений одного цикла получают произведени  y{ti + (-1) Ат на л-Г,), x(t,-M), ..., x{t, -(.

Таким образом, за врем  А на интеграторы поступит П парных произведений, причем шаг задержки будет равен Ат.

Многократное повторение циклов аналогичных вычислений приводит к накоплению на интеграторах сигналов, пропорциональных значеНН м точек коррел ционной функции К ху ( дискретизированной по т с шагом Ат.

Предмет изобретени 

Многоканальный коррел тор, содержащий

схемы сравнени , первые входы которых подключены соответственно к выходам схемы задержки , вход.которой подключен к первому входу коррел тора, вторые входы схем сравнени  объединены и подключены к выходу генератора вспомогательного сигнала и к первому входу умножител , второй вход которого соединен со вторым входом коррел тора, а выход подключен к первым входам управл емых интеграторов , отличающийс  тем, что, с целью

упрощени  работы устройства, он содержит схемы «И и распределитель, выходы которого подключены к первым входам схем «И, вторые входы которых подключены соответственно к выходам схем сравнени , выходы схем

«И подключены соответственно ко вторым входам управл емых интеграторов, выход синхрон изации распределител  соединен со схемой задержки.