SU408307A1

SU408307A1 - DEVICE FOR THE COMPOSITION OF BINARY-DECIMAL

Info

Publication number: SU408307A1
Application number: SU1714883A
Authority: SU
Inventors: Г. В. Кахетелидзе О. Г. Агдгомелашвили Г. С. Лобжанидзе И. Генебашвили витель Ш. Д. Мебуке
Original assignee: Тбилисский научно исследовательский институт приборостроени , средств автоматизации
Priority date: 1971-11-16
Filing date: 1971-11-16
Publication date: 1973-12-10

Description

1one

Изобретение относитс к автоматике и вычислительной технике.This invention relates to automation and computing.

Известное устройство дл дес тичного сложени , содержащее последовательно соединенные одноразр дные сумматоры и схему коррекции, выполненные на параметронах, причем выходы сложени сумматоров подсоединены ко входам схемы коррекции, к которой подключен выход переноса сумматора старшего разр да, соединенный со входом первого входного параметрона, св занного выходом со входом переноса сумматора младшего разр да, не позвол ет производить сложение в двоичном коде.A known device for decimal addition, containing successively connected single-digit adders and a correction circuit made on parametrons, the addition outputs of adders being connected to the inputs of the correction circuit to which the transfer output of the high-end adder connected to the input of the first input parameter connected the output with the transfer input of the low-order adder does not allow addition in binary code.

Предлагаемое устройство отличаетс от известного тем, что в него введены второй и третий входные параметроны, подключенные выходами ко входу первого входного параметрона , причем входы второго и третьего входных параметронов св заны с шиной сигнала добавлени единицы, а вход второго параметрона инверсно соединен с шиной управл ющего сигнала.The proposed device differs from the known one in that the second and third input parameters are connected to it, connected by outputs to the input of the first input parameter, the inputs of the second and third input parametrons are connected to the signal bus of the unit addition, and the input of the second parameter is inverted to the control bus signal.

Это нозвол ет расширить функциональные возможности устройства.This may expand the functionality of the device.

На чертеже изображена схема предлагаемого устройства дл дес тичного сложени .The drawing shows a diagram of the proposed device for decimal addition.

Устройство содержит четыре одноразр дных сумматора 1-4 и схему коррекции 5.The device contains four one-bit adders 1-4 and a correction circuit 5.

Выход сумматора старшего разр да подсоединен к первому входному параметрону 6, соединенному с входом переноса одноразр дного сумматора 1, и одновременно к входуThe output of the high-order adder is connected to the first input parametron 6 connected to the transfer input of a one-bit adder 1 and simultaneously to the input

схемы 5, на выходах которой получают результат суммировани .schemes 5, the outputs of which receive the result of summation.

К двум другим входам первого входного параметрона подключены выходы второго и третьего входных параметронов 7 и 8 соответственно . Первые входы параметронов 7 и 8 объединены и подключены к шине 9, на которую поступает управл ющий сигнал добавлени единицы. Кроме того, вход параметрона 7 соединен с шиной 10 управл ющего сигнала, котора , в свою очередь, подключена инверсно к выходу временного дешифратора единичного сигнала, совпадающего по времени с переносом из младшего разр да суммируемых чисел в старший.The outputs of the second and third input parametron 7 and 8, respectively, are connected to the other two inputs of the first input parameter. The first inputs of the parametrons 7 and 8 are combined and connected to the bus 9, to which the control signal of the addition of one is supplied. In addition, the input of the parameter 7 is connected to the bus 10 of the control signal, which, in turn, is connected inversely to the output of the time decoder of a single signal that coincides in time with the transfer from the low order of the summed numbers to the most significant.

Устройство работает следующим образом. Сумматор работает в двоично-дес тичном коде с «избытком 3. При сложении на входы 11 -14 одноразр дных сумматоров 1-4 подаетс сигнал младшего разр да дес тичногоThe device works as follows. The adder operates in a binary-decimal code with an excess of 3. When adding to inputs 11-14 single-digit adders 1-4, a low-order decimal signal is given.

числа первого слагаемого, на входы 15-18 сигнал младшего разр да второго слагаемого .;the numbers of the first term, at the inputs 15-18 are the low-order signal of the second term;

На выходе схемы коррекции 5 по вл етс младший разр д суммы. Одновременно сигнал переноса со старшего разр да сумматораAt the output of the correction circuit 5, the lower bit of the sum appears. Simultaneously, the transfer signal from the senior bit of the adder