SU486314A1

SU486314A1 - Binary to binary converter

Info

Publication number: SU486314A1
Application number: SU1920322A
Authority: SU
Inventors: Александр Феофанович Герцовский; Сергей Степанович Мухортов; Валентин Александрович Орехов
Original assignee: Предприятие П/Я В-2502
Priority date: 1973-05-24
Filing date: 1973-05-24
Publication date: 1975-09-30

Description

II

Изобретение относитс к области автоматики и вычислительной техники и предназначено дл преобразовани двоичных чисел в двоично-дес тичные .The invention relates to the field of automation and computer technology and is intended to convert binary numbers to binary digits.

Известно устройство дл прео бразовани двоичного кода в двоично-дес тичный, работающее по принцилу сдвига и коррекции и содержащее сдвиговый регистр, разделенный на тетраду. Выходы разр дов каждой тетрады соединены с входами соответствующего блока (дещифратора) коррекции, выходы которого подключены к входам соответствующих разр дов той же тетрады. Число блоков коррекции равно, таким образом, числу тетрад в сдвиговом регистре.A device is known for converting a binary code into a binary-decimal one, which operates according to the principle of shift and correction and contains a shift register divided into a tetrad. The outputs of the bits of each tetrad are connected to the inputs of the corresponding correction unit (decipher), the outputs of which are connected to the inputs of the corresponding bits of the same tetrad. The number of correction blocks is thus equal to the number of tetrads in the shift register.

Предложенное устройство отличаетс тем, что выход старшего разр да каждой тетрады сдвигового регистра, кроме первой тетрады, соединен с входом соответствующего элемента «И блока коммутации, входы всех тетрад сдвигового регистра, кроме первой и второй тетрад, - с соответствующими управл ющими входами устройства.The proposed device is distinguished by the fact that the output of the higher bit of each tetrad of the shift register, except the first tetrad, is connected to the input of the corresponding element AND of the switching unit, the inputs of all the tetrads of the shift register, except for the first and second tetrads, with the corresponding control inputs of the device.

Это позвол ет упростить устройство за счет исключени блоков коррекции дл всех тетрад , кроме одной. Исключенное из известного устройства оборудование гораздо сложнее, чем дополнительное оборудование (блок коммутации и источник управл ющих сигналов) в предложенном устройстве.This allows the device to be simplified by eliminating correction blocks for all tetrads, except for one. The equipment excluded from the known device is much more complicated than the additional equipment (switching unit and control signal source) in the proposed device.

На фиг. 1 представлена схема устройства дл четырех разр дов выходного кода; на фиг. 2 - таблица преобразовани конкретного двоичного числа в его двоично-дес тичный эквивалент.FIG. 1 shows a schematic of the device for four bits of the output code; in fig. 2 is a table for converting a particular binary number to its binary-decimal equivalent.

Устройство содержит (фиг. 1) сдвиговый регистр 1, разделенный на тетрады 2-5, дешифратор 6 коррекцни, входы и выходы которого подключены к выходам и входам первойThe device contains (Fig. 1) the shift register 1, divided into tetrads 2-5, the decoder 6 offset, the inputs and outputs of which are connected to the outputs and inputs of the first

тетрады (тетрада 2) сдвигового регистра. Выходы старших разр дов тетрад 3, 4 и 5 (т. е. всех тетрад, кроме тетрады 2) соединены с соответствующими элементами «И 7, 8 и 9 блока 10 коммутации, который содерл ит такжеtetrad (tetrad 2) shift register. The outputs of the higher bits of tetrads 3, 4, and 5 (i.e., all tetrads, except tetrad 2) are connected to the corresponding elements “AND 7, 8, and 9 of the switching unit 10, which also contains

элемент «ИЛИ. Входы последнего св заны с выходами элементов «И 7, 8, 9, а выход элемента «ИЛИ 11 - с входом сдвигового регистра 1. Вход элемента «ИЛИ 11 соединен также с шиной 12 подачи двоичного кода,element "OR. The inputs of the latter are connected to the outputs of the elements “AND 7, 8, 9, and the output of the element“ OR 11 — to the input of the shift register 1. The input of the element “OR 11 is also connected to the bus 12 of the binary code,

входы тетрад 4, 5, элементов «И 7, 8, 9 - с управл ющими входами 13-17. Импульсы сдвига поступают на сдвиговый регистр 1 через вход 18, а импульсы коррекции - на Дешифратор коррекции через вход 19.the inputs of tetrads 4, 5, of the elements "And 7, 8, 9 - with control inputs 13-17. The shift pulses are fed to the shift register 1 through the input 18, and the correction pulses to the correction decoder through the input 19.

Устройство работает следующим образом.The device works as follows.

В исходном состо нии на управл ющие входы 13 и 14 поданы разрешающие потенциалы, подключающие тетрады 4 и 5 сдвигового регистра 1 к цепи сдвига, а на управл ющиеIn the initial state, the control inputs 13 and 14 are supplied with the permitting potentials that connect the tetrad 4 and 5 of the shift register 1 to the shift circuit, and to the control inputs

входы 15, 16, 17 - запрещающие потенциалы.inputs 15, 16, 17 - prohibiting potentials.

Входной двоичный код подаетс , начина со старшего разр да, по шнне 12 через элемент «ИЛИ 11 блока коммутации на вход сдвигового регистра 1, сдвига сь через тетраду 2. Если число, оказавшеес в тетраде, больше определенного, то это число корректируетс . В данном случае, если число в тетраде 2 больше , чем 4 (т. е. 5, 6, 7, 8 или 9), то к нему прибавл етс число 3 в двоичном поле. Прибавление числа 3 (с помош,ью дешифратора коррекции) может осуш,ествл тьс как путем сдвига определенных разр дов внутри тетрады 2, так и путем установки разр дов тетрады в определенные состо ни .The input binary code is given, starting with the most significant bit, via pin 12 through the element OR 11 of the switching unit to the input of the shift register 1, shifting through the tetrad 2. If the number found in the tetrad is greater than a certain number, then this number is corrected. In this case, if the number in tetrad 2 is greater than 4 (i.e., 5, 6, 7, 8, or 9), then the number 3 in the binary field is added to it. The addition of the number 3 (using the correction decoder) can be dried, by shifting certain bits within tetrad 2, or by setting the bits of the tetrad to certain states.

Пусть, например, преобразуетс двоичное число Л 0001000111001 (старший разр д записан справа), соответствуюш ее дес тичному числу «5000.Let, for example, the binary number L 0001000111001 (the highest bit is written on the right) be converted, corresponding to its decimal number of "5000.

Тогда при сдвиге числа Л на четвертом такте в тетраде 2 оказываетс записанным число 1001 (фиг. 2), большее, чем число 4, т. е. 0010 - младший разр д занисан слева. В результате дешифратор коррекции переводит тетраду 2 в состо ние , т. е. прибавл етс число 3 к содержимому тетрады (4). Аналогичным образом осуш.ествл етс коррекци содерл имого тетрады 2 и в иоследуюших тактов.Then, when shifting the number L on the fourth clock cycle in the tetrad 2, the number 1001 (Fig. 2) is recorded, greater than the number 4, i.e., 0010 - the least significant bit is left. As a result, the correction decoder takes tetrad 2 to a state, i.e., the number 3 is added to the contents of the tetrad (4). In a similar way, the correction of the content of the tetrad 2 and in the subsequent cycles is dried.

Через тринадцать (разр дность числа Л) тактов в тетраде 2 записываетс младший дес тичный разр д искомого выходного числа (в двоично-дес тичном коде). Первый цикл преобразовани закончен.Thirteen (the digit of the number L) of cycles in tetrad 2 records the lowest decimal digit of the desired output number (in the binary-decimal code). The first conversion cycle is complete.

Далее в регистре 1 начинаетс циркул ци полученного числа AI; при этом на управл юш ,ий вход 17 подаетс разрешаюш,ий потенциал , число Ai сдвигаетс с выхода тетрады 5 через открытый элемент «И 9. Сдвиг числа AI в течение первых четырех тактов осуществл етс без коррекции: содержимое тетрады 5 сдвигаетс в тетраду 2, содержимое тетрады 3 - в тетраду 4 н т. д. (поэтому нумераци тактов на фиг. 2 во втором цикле преобразовани начинаетс с четвертого такта). В результате сдвигов н коррекции во втором цикле формируетс число Az, .полученное в первом цикле искомое зиачение младшего дес тичного разр да оказываетс записанным в тетраде 5 (тетрада единиц), после чего на вход 17 подаетс запреш,а1ош,ий потенциал, а на вход 16 - разрешаюндий потенциал. Запреш .ающий потенциал поступает и па вход 14Then, in register 1, the obtained number AI begins to circulate; while the control input 17 is supplied with a resolving potential, the number Ai is shifted from the output of tetrad 5 through the open element "AND 9. The shift of the number AI during the first four cycles is carried out without correction: the contents of tetrad 5 is shifted into tetrad 2, the contents of tetrad 3 are in tetrad 4 nd (therefore, the numbering of the ticks in Fig. 2 in the second conversion cycle starts from the fourth tick). As a result of the shifts in the correction in the second cycle, the number Az is formed. The resulting search for the lower decimal place obtained in the first cycle is recorded in tetrad 5 (units of tetrads), after which the input 17 is banned, and the potential, and the input 16 - potential resolved. The barring potential enters the PA input 14

тетрады 5, отключа от ее входа цепь подачи импульсов сдвига.tetrad 5, disconnecting from its input the feed circuit of the shift pulses.

Аналогичным образом происходит преобразование в последуюш,их циклах, причем в течение первых четырех тактов каждого цикла € циркул цией сдвиг чисел осуш,ествл етс без коррекции, а нз последуюш,их циклов поочередно исключаетс по одной тетраде (начина с тетрады 5) путем запреш,ени подачи импульсоБ сдвига.In a similar way, the subsequent conversion of their cycles takes place, and during the first four cycles of each cycle the circulation of the dry numbers shifts, is corrected without correction, and following them, their cycles are alternately excluded by one tetrad (starting with tetrad 5) by forbidding The delivery of impulse shift.

В результате в сдвиговом регистре оказываетс записанным двоично-дес тичный код исходного числа Л, причем старший дес тичный разр д - в тетраде 2.As a result, the binary-decimal code of the initial number L appears in the shift register, with the highest decimal place being in tetrad 2.

Число циклов преобразовани (исключа первый цикл, нредварительный) на единицу меньше числа тетрад, а число тактов в каждом цикле (начина с третьего) на четыре меньше, чем в предыдущем цикле. The number of conversion cycles (excluding the first cycle, but preliminarily) is one less than the number of tetrads, and the number of cycles in each cycle (starting from the third) is four less than in the previous cycle.

Исходное двоичное число может быть записано в регистр и параллельным кодом. В этом случае число циклов преобразовани (исключа первый цикл) равно числу тетрад сдвигового регистра. The original binary number can be written to the register and parallel code. In this case, the number of conversion cycles (excluding the first cycle) is equal to the number of tetrads of the shift register.

Управление устройством сводитс к регул рному распределению разрешающих и запрещающих сигналов но управл ющим входам 13-17. Device control is reduced to the regular distribution of the enable and disable signals, but to the control inputs 13-17.

0Предмет изобретени 0 of the invention

Преобразователь двоичного кода в двоичнодес тичный , содержащий сдвиговый регистр, дешифратор коррекции и блок коммутации, выполненный на элементах «И, выходы ко° торых соединены с входами элемента «ИЛИ, выход последнего соединен с входом сдвигового регистра, вход каждого из элементов «И блока коммутации соединен с соответствующим управл ющим входом устройства,Binary to binary converter, containing a shift register, correction decoder and switching unit, performed on the AND elements, outputs that are connected to the inputs of the OR element, the output of the latter is connected to the input of the shift register, the input of each of AND elements of the switching unit connected to the corresponding control input of the device,

выходы разр дов первой тетрады сдвигового регистра соединены с входами дешифратора коррекции, выходы которого соединены с входами соответствующих разр дов той же тетрады , отличающийс тем, что, с целью the outputs of the bits of the first tetrad of the shift register are connected to the inputs of the correction decoder, the outputs of which are connected to the inputs of the corresponding bits of the same tetrad, characterized in that

5 упрощеии устройства, выход старщего разр да каждой тетрады сдвигового регистра, кроме первой тетрады, соединен с входом соответствующего элемента «И блока коммутации , входы всех тетрад сдвигового регистра,5 simplify the device, the highest-order output of each tetrad of the shift register, except for the first tetrad, is connected to the input of the corresponding element “AND switching unit, the inputs of all the tetrads of the shift register,

0 кроме первой и второй тетрад, соединены с соответствующими управл ющими входами устройства .0 except for the first and second tetrads, are connected to the corresponding control inputs of the device.

W 9W 9