SU391587A1 - INTERVAL TIME CONVERTER TO DIGITAL CODE - Google Patents

INTERVAL TIME CONVERTER TO DIGITAL CODE

Info

Publication number
SU391587A1
SU391587A1 SU1470365A SU1470365A SU391587A1 SU 391587 A1 SU391587 A1 SU 391587A1 SU 1470365 A SU1470365 A SU 1470365A SU 1470365 A SU1470365 A SU 1470365A SU 391587 A1 SU391587 A1 SU 391587A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulse
counter
digital code
interval time
time converter
Prior art date
Application number
SU1470365A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1470365A priority Critical patent/SU391587A1/en
Application granted granted Critical
Publication of SU391587A1 publication Critical patent/SU391587A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1one

Изобретение относитс  к аналого-цифровым преобразовател м интервала времени в цифровой код.This invention relates to an analog-to-digital time-slot-to-digital converter.

Известны преобразователи врем -код дл  преобразовани  однократных интервалов времени в цифровой код, содержащие п-тактный генератор импульсов эталонной частоты и счетчик импульсов, младшне разр ды которого содержат п счетных  чеек, кажда  из которых по входу через вентиль подключена к одному из та.ктовых выходов генератора импульсов эталонной частоты.Time-code converters for converting one-time intervals to a digital code are known, containing a p-stroke pulse generator of a reference frequency and a pulse counter, the lower bits of which contain n counting cells, each of which is connected to one of these outputs via an input pulse generator reference frequency.

Целью изобретени   вл етс  упрощение устройства н уменьшение задержки цепи переноса .The aim of the invention is to simplify the device and reduce the delay of the transfer chain.

Это достигаетс  тем, что в младшие разр ды счетчика введено п двухразр дных счетчиков, одноименные выходы каждой  чейки которых через последовательно соединенные многовходовую логическую  чейку «И и формирователь подключены к счетному входу старших разр дов счетчика.This is achieved by inserting n two-bit counters into the lower bits of the counter, the same-named outputs of each cell through the sequentially connected multiple-input logic cell of the AND and the driver are connected to the counter input of the higher-level bits of the counter.

На чертеже представлена функциональна  схема предлагаемого преобразовател .The drawing shows the functional diagram of the proposed Converter.

Он содержит цепь / старт-импульса, вентили 2 на выходе каждого такта генератора импульсов эталонной частоты; генератор 3 имнульсов эталонной частоты (дифры около каждого его выхода условно обозначаютIt contains a circuit / start-pulse, valves 2 at the output of each clock pulse of the reference frequency generator; The generator 3 impulses of the reference frequency (diffraction near each output conditionally denote

пор дковый номер такта); пересчетные  чейки - и 5 двухразр дных счетчиков, соответственно составл ющие младшие и старшие разр ды счетчика преобразовател  (весь счетчик импульсов на чертеже не показан); жгут б, объедин ющий одноименные (единичные) выходы  чеек двухразр дных счетчиков, многовходова  схема «И 7, имеюща  2 п входов, формирователь 8 имнульсов, счетный вход 9the order number of the beat); scoring cells — and 5 two-digit counters, respectively, constituting the lower and upper digits of the converter counter (the entire pulse counter is not shown in the drawing); harness b, combining the same (single) outputs of the cells of two-bit counters, multi-input circuit "And 7, having 2 n inputs, driver of 8 pulses, counting input 9

старших разр дов счетчика преобразовател , перва  10 и втора  11  чейки старших разр дов счетчика преобразовател , цепь 12 стопимнульса .the higher bits of the counter of the converter, the first 10 and the second 11 cells of the higher bits of the counter of the converter, the circuit 12 of the stop-pulse.

В момеит прохода по цепи 1 старт-импульсаAt the time of passage through the chain 1 start-pulse

вентили 2 открываютс , и с соответствующих выходов д-та-ктного генератора 3 на счетные входы  чеек 4 начинает поступать соответственно п нмпульсов эталонной частоты. При этом первой срабатывает  чейка 4 того такта,valves 2 open, and from the corresponding outputs of the d-ta-kt generator 3 to the counting inputs of the cells 4 begins to arrive, respectively, pmpulses the reference frequency. In this case, the first is triggered cell 4 of that measure,

импульс которого но времени окажетс  ближайшим .к моменту по влени  старт-импульса после по влени  его. Ячейки 4 и 5 св заны по схеме двоичного счетчика, поэтому частота работы  чейки 5 в два раза ниже частоты работы  чейки 4.the pulse of which, but the time will be closest to the moment of the appearance of the start-pulse after its appearance. Cells 4 and 5 are connected according to the binary counter scheme; therefore, the frequency of cell 5 is two times lower than the frequency of cell 4.

В моменты времени, когда все  чейки 4 н 5 встают в нулевое положение, на выходе многовходовой логической  чейки 7 вырабатываетс  сигнал нереноса в старшие разр дыAt the moments of time when all cells 4 n 5 are in the zero position, the output of the multi-input logic cell 7 produces a signal of non-transfer to the higher bits

счетчика. Длительность импульса переноса в процессе работы счетчика равна tin, поэтому  чейка 7 должна иметь предельную частоту работы в tin раз большую, чем предельна  частота работы переключающих  чеек 4. Частота следовани  импульсов переноса в старшие разр ды в четыре раза ниже частоты следовани  импульсов с выхода генератора 3, поэтому предельна  частота работы  чейки 10 может быть в четыре раза ниже, чем  чеек 4. Дл  увеличени  длительности импульса переноса на выходе логической схемы «И 7 стоит формирователь 8. Заполаение счетчика прекраш,аетс  в момент прихода на вентили 2 но цепи 12 стонимпульса , после чего по состо нию  чеек 4, 5, 10, 11 и т. д. можно судить о величине преобразуемого интервала времени. Максимальна  погрешность преобразовани  предлагаемого устройства равна tjn, где / - длительность периода следовани  импульсов эталонной частоты с выхода генератора 3. Предмет изберете ийй Преобразователь интервала времени в цифровой «од, содержащий п-тактный генератор импульсов эталонной частоты, выходы которого соединены с первыми входами соответствующих вентилей вторых входы которых подключены ко входу «старт-импульс преобразовател , а третьи входы - ко входу «стоп-импульс преобразовател , выходы вентилей соединены соответственно с входами триггеров п младших разр дов счетчика импульсов, отличающийс  тем, что, с целью повышени  быстродействи  и упрощени  устройства, в счетчик импульсов введено п дополнительных триггеров младших -разр дов, входы которых соединены с выходами соответствующих триггеров младших разр дов, и в устройство введена многовходова  схема «И, входы которой подключены к выходам триггеров основных и дополнительных младших разр дов счетчика импульсов, а выход соединен со входом триггера старшего разр да счетчика импульсов.counter. The duration of the transfer pulse during the operation of the counter is equal to tin, therefore cell 7 should have a limit frequency of tin times greater than the limit frequency of switching cells 4. The frequency of transfer pulses to higher bits is four times lower than the pulse frequency of the generator 3 therefore, the limiting frequency of cell 10 can be four times lower than cell 4. To increase the duration of the transfer pulse at the output of the logic circuit "And 7 is the driver 8. The counter is closed in m The arrival time of valves 2 but chains 12 of the stimpulse, after which, according to the state of the cells 4, 5, 10, 11, etc., can be judged on the value of the time interval being transformed. The maximum conversion error of the proposed device is tjn, where / is the duration of the period of the pulse of the reference frequency from the generator 3 output. Subject selectable the second inputs of which are connected to the input “start-pulse of the converter, and the third inputs - to the input“ stop-pulse of the converter, the outputs of the valves are connected accordingly but with the trigger inputs n the lower bits of the pulse counter, characterized in that, in order to increase the speed and simplify the device, n additional triggers of lower-order bits, the inputs of which are connected to the outputs of the corresponding low-level triggers, are entered into the pulse counter A multi-input “I” circuit is introduced, the inputs of which are connected to the outputs of the main and additional low bits of the pulse counter, and the output is connected to the high-trigger trigger input of the pulse counter.

11111 i7-in 11111 i7-in

SU1470365A 1970-07-24 1970-07-24 INTERVAL TIME CONVERTER TO DIGITAL CODE SU391587A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1470365A SU391587A1 (en) 1970-07-24 1970-07-24 INTERVAL TIME CONVERTER TO DIGITAL CODE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1470365A SU391587A1 (en) 1970-07-24 1970-07-24 INTERVAL TIME CONVERTER TO DIGITAL CODE

Publications (1)

Publication Number Publication Date
SU391587A1 true SU391587A1 (en) 1973-07-25

Family

ID=20456592

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1470365A SU391587A1 (en) 1970-07-24 1970-07-24 INTERVAL TIME CONVERTER TO DIGITAL CODE

Country Status (1)

Country Link
SU (1) SU391587A1 (en)

Similar Documents

Publication Publication Date Title
SU391587A1 (en) INTERVAL TIME CONVERTER TO DIGITAL CODE
JPS5644225A (en) Analogue digital converter
SU458096A1 (en) Code converter
SU404085A1 (en) DEVICE FOR MULTIPLICATION OF FREQUENCY SIGNALS
SU363207A1 (en)
SU600470A1 (en) Frequency-to-code converter
SU594501A1 (en) Comparator
SU1228268A1 (en) Counting device
SU902249A1 (en) Time interval-to-digital code converter
SU437229A1 (en) Frequency divider
SU418971A1 (en)
SU445144A1 (en) Binary to time converter
SU400012A1 (en) DEVICE FOR PULS GENERATION
SU508940A1 (en) Binary counter
SU739624A1 (en) Time pick-up for training device
SU892412A1 (en) Digital meter of pulse train duration
SU493909A1 (en) Pulse selector by duration
SU375783A1 (en) DISCRETE MULTIPLE OF FREQUENCY
SU1372245A1 (en) Digital frequency meter
SU1765895A1 (en) Device for conversion of binary unitary code to complete binary code
SU604149A1 (en) Code-to-time interval converter
SU1315973A2 (en) Time interval-to-binary code converter
SU368598A1 (en) CONVERTER BINARY DECIMAL CODE "12222" TO UNITARY CODE
SU364964A1 (en) ALL-UNION PAT? 111110-1 SHYAP?
SU1256046A1 (en) Analog-digital dividing device