SU1315973A2

SU1315973A2 - Time interval-to-binary code converter

Info

Publication number: SU1315973A2
Application number: SU864012176A
Authority: SU
Inventors: Владимир Иванович Жеребятьев
Original assignee: Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority date: 1986-01-17
Filing date: 1986-01-17
Publication date: 1987-06-07

Abstract

Изобретение относитс к автоматике и вычислительной технике, может быть использовано в цифровых системах управлени и контрол и вл етс усовершенствованием известного устройства по а.с. № 1086430. Изобретение позвол ет расширить область при to менени преобразовател временного интервала в код за счет обеспечени возможности преобразовани в нормализованный код большего диапазона временных интервалов. Преобразователь содержит генератор 1 импульсов,т-раз- р дный счетчик 2, п-разр дный счетчик 3, (т+1)-разр дный сдвигающий регистр 4, п-разр дньй сдвигающий регистр 5, шифратор 6, триггер 7 управлени , триггер 8 контрол нормализации результата, триггер 9 знака пор дка, группу 10 из (т+1) элементов И, группу 11 из п элементов И, элементы И 12 и 13, элементы ИЛИ 14 и 15, элементы 16 и 17 задержки, вход 18 Начало временного интервала , выход 20 пор дка числа, выход 21 мантиссы числа и выход 22 знака пор дка числа. 1 ил. (Л со СП о оо N)The invention relates to automation and computing, can be used in digital control and monitoring systems, and is an improvement on the known device according to A. No. 1086430. The invention allows the region to be expanded by changing the time interval to code converter by enabling conversion to a normalized code over a longer range of time intervals. The converter contains a pulse generator 1, a t-bit counter 2, a n-bit counter 3, (t + 1) -bit shift register 4, n-bit shift register 5, encoder 6, control trigger 7, trigger 8 control of the result normalization, trigger 9 order signs, group 10 of (t + 1) AND elements, group 11 of n AND elements, AND 12 and 13 elements, OR elements 14 and 15, delay elements 16 and 17, input 18 a time interval, an output of 20 on the order of a number, an output of 21 mantissa numbers and an output of 22 characters on the order of a number. 1 il. (L with SP oo N)

Description

Устройство относитс к автоматике и вычислительной технике, может быть использовано в цифровых системах управлени и контрол и вл етс усовершенствованием устройства по авт. св„ № 1086430.The device relates to automation and computing, can be used in digital control and monitoring systems and is an improvement to the device according to the author. St. "№ 1086430.

Цель изобретени - расширение области применени за счет возможности преобразовани в нормализованный код большего диапазона временных интер- валов.The purpose of the invention is to expand the scope of application due to the possibility of converting into a normalized code a larger range of time slots.

На чертеже представлена функциональна схема преобразовател .The drawing shows the functional diagram of the Converter.

Преобразователь содержит генератор 1 импзшьсов, т-разр дный счетчик 2, п-разр дный счетчик 3, (т+1)-раз- р дньй сдвигающий регистр 4, п-разр дный сдвигающий регистр 5, шифратор 6, триггер 7 управлени , триггер 8 контрол нормализации результа- та, триггер 9 знака пор дка, группу 10 из (т+1) элементов И, группу 11 из п. элементов И, элементы И 12 и 13, элементы ИЛИ 14 и 15, элементы 16 и 17 задержки, вход 18 Начало временного интервала, вход 19 Конец временного интервала, выход 20 пор дка числа, выход 21 мантиссы числа и выход 22 знака пор дка числаThe converter contains a generator of 1 impulses, a t-bit counter 2, a n-bit counter 3, (t + 1) razd dny shift register 4, p-bit shift register 5, encoder 6, control trigger 7, trigger 8 control of the result normalization, trigger 9 signs on the order, group 10 of (t + 1) AND elements, group 11 of the AND elements, and 12 and 13 elements, OR elements 14 and 15, delay elements 16 and 17, input 18 The beginning of the time interval, input 19 The end of the time interval, output 20, the order of the number, output 21 of the mantissa of the number, and output 22, the sign of the order of

Преобразователь работает следующим образом.The Converter operates as follows.

С поступлением импульса Начала Беременного интервала на вход 18 счетчика 3 регистр 5 и триггер 9 обну л ютс , все триггеры регистра 4 за исключением младшего устанавливают в ноль, а триггер 7 - в единицу. Импульсы с генератора 1 импульсов через соответствующий элемент И группы 10 и элементы ИЛИ 14 и И 12 поступают на счетный вход счетчика 3 и подсчитываютс им. Эти же импульсы поступают на счетчик 2, которьш тоже . считает их.With the arrival of the Beginning of the Pregnant interval, the input to the 18 of the counter 3, the register 5 and the trigger 9 are reset, all the triggers of the register 4 with the exception of the youngest are set to zero, and the trigger 7 is set to one. The pulses from the pulse generator 1 through the corresponding element AND of group 10 and the elements of OR 14 and And 12 arrive at the counting input of counter 3 and are counted by it. The same pulses go to counter 2, which is also. considers them.

Если в это врем на вход 19 преобразовател поетупает импульс конца временного интервала, то триггер 7 устанавливаетс в ноль, элемент И 12 закрываетс , счет импульсов счетчико 3 прекращаетс , триггер 8 устанавливаетс в единицу, а код мантиссы из счетчика 3 через элементы И группы 1 передаетс в регистр 5. Если в п-м разр де регистра 5 единица (код мантиссы нормализован), то этим потенциалом триггер 8 устанавливаетс в нол и импульсы генератора 1 через элеменIf at this time the pulse of the end of the time interval is applied to the converter input 19, the trigger 7 is set to zero, the AND 12 element is closed, the counter 3 pulse counting stops, the trigger 8 is set to one, and the mantissa code from the counter 3 is transmitted through the And group 1 elements to register 5. If unit 5 in the nth de register register (the mantissa code is normalized), then this potential trigger 8 is set to zero and generator 1 pulses through the element

задержки 17,.элемент И 13 не поступают на схему нормализации мантиссы.delays 17,. element and 13 do not arrive at the mantissa normalization scheme.

С выхода 21 преобразовател снимаетс код мантиссы числа, с выхода 22 преобразовател - нулевой знак пор дка числа, а с выхода 20 - код нулевого пор дка числа. Если на преобразователе малый временной интервал и в п-м разр де регистра 5 ноль (код мантиссы не нормализован), то триггер 8 остаетс в единичном состо нии и импульсы с генератора 1 через элемент 17 задержки и элемент И 13 поступают на единичный вход триггера 9, на вход управлени сдвигом регистра 5 и через элемент ИЛИ 15 - на вход управлени сдвигом регистра 4. Под действием этих импульсов триггер 9 устанавливаетс в единицу, что соответствует отрицательному знаку пор дка числа. Информаци в регистрах 4 и 5 сдвигаетс в сторону старших разр дов при поступлении каждого очередного импульса .From the output 21 of the converter, the code of the mantissa of the number is removed, from the output 22 of the converter, the zero sign of the number order, and from the output of 20, the code of the zero order of the number. If the converter has a small time interval and in the nth de register register is 5 zero (the mantissa code is not normalized), then the trigger 8 remains in one state and the pulses from the generator 1 through the delay element 17 and the And element 13 arrive at the single trigger input 9 , to the input of the shift control register 5 and through the element OR 15 to the input of the shift control register 4. Under the action of these pulses, the trigger 9 is set to one, which corresponds to a negative sign of the order of the number. The information in registers 4 and 5 shifts towards the higher bits as each successive pulse arrives.

Как только в старшем (п-м) разр де регистра 5 устанавливаетс единица , триггер 8 устанавливаетс в ноль, схема И 13 закрываетс и поступление импульсов сдвига прекращаетс . Теперь с выхода 20 преобразовател снимаетс также нормализованный код мантиссы числа, с выхода 22 - отрицательный знак пор дка, а с выхода 20 - величина пор дка. Если временной интервал продолжительный, то происходит переполнение п-разр дного счетЧика 3. Импульс переполйени с п-го разр да счетчика поступает через элемент ИЛИ 15 на вход управлени сдвигом регистра 4 и устанавливает единицу в следующем (первом) разр де и ноль - в предьщущем млад- тем разр де. Этот же импульс через элемент 16 задержки поступает на вход старшего разр да счетчика 3 и устанавливает его в единицу.As soon as a unit is set to high in the high-order (pth) dereg register 5, the trigger 8 is set to zero, the AND circuit 13 is closed, and the arrival of the shift pulses is stopped. Now, from the converter output 20, the normalized mantissa code of the number is also removed, from output 22 - the negative sign of the order, and from output 20 - the value of the order. If the time interval is long, then an n-bit counter is overflowed. An overflow pulse from the nth digit of the counter enters through the OR 15 element at the register 4 shift control input and sets the unit to the next (first) bit and zero to the previous one Young order of de. The same pulse through the delay element 16 is fed to the input of the most significant bit of counter 3 and sets it to unity.

Импульсы с генератора 1 через элемент И группы 10, открытый единичным сигналом с выхода второго разр да счетчика 2, и элементы ИЛИ 14 и И 12 поступают на вход счетчика 3 с частотой , умноженной на коэффициент 1/2, и на счетчике 3 формируетс число, пропорциональное текущей длительности интервала, с коэффициентом 1/2. На каждом втором такте счетчик 2 обнул етс импульсом с выхода элемента ИЛИ 14, На прот жении первого циклаThe pulses from the generator 1 through the element AND of group 10, opened by a single signal from the output of the second discharge of counter 2, and the elements OR 14 and AND 12 are fed to the input of counter 3 with a frequency multiplied by a factor of 1/2, and on counter 3 a number is generated proportional to the current duration of the interval, with a factor of 1/2. On every second cycle, counter 2 is impulsed with a pulse from the output of the element OR 14, during the first cycle

работы счетчика 3 шифратор 6 формирует пор док числа. Если в том же цикле счетчик 3 переполнитс , то в регистре 4 единица устанавливаетс импульсом сдвига в следук ций разр д, что соответствует .пор дку 2 числа, а счетчик 3 заполн етс импульсами с частотой, умноженной на к оэффициет 1/4, формиру код,, пропорциональньш длительности интервала, с коэффици- ентом 1/4 и т.д.The operation of the counter 3 encoder 6 forms the order of a number. If in the same cycle, counter 3 overflows, then in register 4, the unit is set by a shift pulse at the next discharge, which corresponds to .order 2 numbers, and counter 3 is filled with pulses with a frequency multiplied by factor 1/4, to form ,, proportional to the duration of the interval, with a ratio of 1/4, etc.

С приходом на вход 19 преобразова тел конца временного интервала триггер 7 устанавливаетс в ноль, элемент И 12 закрьшаетс и счет импуль- сов счетчиком 3 прекращаетс . Этим же импульсом триггер 8 переводитс в единичное состо ние и открываютс элементы И группы 20. Код мантиссы со счетчика .3 передаетс в регистр 5. Так как в этом случае ман- :тисса всегда нормализована, то еди- ничным сигналом с выхода п-го разр да регистра 5 триггер 8 возвращаетс в нулевое состо ние. Мантисса числа снимаетс с выхода 21 преобразовател , знак пор дка (ноль) - с выхода 22, а величина его - с вывода 20.With the arrival of the conversion of the end of the time interval at the input 19, the trigger 7 is set to zero, the And 12 element is closed and the counting of the pulses by the counter 3 is stopped. By the same impulse, trigger 8 is transferred to one state and elements AND of group 20 are opened. The mantissa code from counter .3 is transferred to register 5. Since in this case the man-: tissa is always normalized, then a single signal from the output of the nth state register bit 5 trigger 8 returns to the zero state. The mantissa of the number is removed from the output 21 of the converter, the sign of the order (zero) from the output 22, and its magnitude from the pin 20.

Claims

This structure of the converter allows you to always get a normalized binary code output, which is represented in the form with a floating point comma. Invention Formula

Time interval to binary code converter ev No. 1086430 characterized in that, in order to expand the scope of application due to the possibility of converting into a normalized code

Compiled by 3. Moiseenko Editor P. Gereshy Techred M. Khodanych Proofreader L. Patay

Order 2364/51 Circulation 672 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Production and printing company, Uzhgorod, st. Project, 4

JO

15

35

i 40

0

five

thirty

range of intervals, an n-bit shift register is entered into it, where the n-bit width of the mantissa is a number, a group of n elements AND, a sign trigger of the order, a trigger controlling the result normalization, the second element AND, the second element OR, and the second delay element information outputs of the n-bit counter are connected respectively to the first inputs of the n elements of the group, the second inputs of which are connected to each other and to the single input of the trigger controlling the result normalization and connected to the input End of the time interval of devices and the outputs are connected to the corresponding information inputs of the n-bit shift register, the outputs of which are the mantissa outputs of the number, the zero input is combined with the zero sign trigger input of the order and connected to the beginning of the device’s time interval, the n-th bit output is connected to the zero input of the trigger to control the result normalization, the output of which is connected to the first input of the second element I, the second input of which is connected via the second delay element to the output of the pulse generator, and the output is connected to input a shift control p-bit shift register register, with a single input of the order sign trigger and with the first input of the second IL element, the second input of which is connected to you-. the overflow stroke of the p-bit counter, and the output is connected to the shift control input (t + 1) -the bit shift register, the output of the sign trigger of the order is the output of the sign of the order of the device number.