SU280535A1 - Устройство формирования временных импульсных последовательностей - Google Patents

Description

Изобретение относитс  к области радиоэлектроники и может быть использовано в автоматике , телемеханике, измерительной технике и радионавигации.

Известны устройства формировани  временных импульсных последовательностей с многоразр дным делителем частоты и дешифратором , с помощью которого производитс  формирование импульсов с заданным временным положением. Очевидно, что в таких устройствах могут быть сформированы импульсы, временное положение которых соответствует кодовым комбинаци м (сигналов с разр дов делител ), вы вленным с помощью дещифратора . Кодова  комбинаци  не может быть вы влена , если врем  установлени  этой комбинации превыщает период входного сигнала делител  частоты. Такие запрещенные комбинации недопустимы и в устройствах формировани  временных импульсных последовательностей с делителем частоты, схемой равнозначности, статическим регистром и устройством управлени . Использование в таких устройствах вместо обычного дешифратора схемы равнозначности и статического регистра, в который вводитс  код очередного формируемого импульса , позвол ет дл  любых формируемых временных последовательностей использовать одни и те же формируюндие цепи, что повышает точность аппаратуры и позвол ет создать гибкое универсальное устройство формировани  временных импульсных последовательностей , параметры которых могут быть легко, изменены без изменени  структуры устройства .

Избежать по влени  запрещенных комбинаций , использу  параллельный запуск разр дов делител -счетчика. Параллельный запуск обеспечивает минимальную задержку переноса единицы из младщего разр да в старщий и независимость времени установлени  делител -счетчика от количества разр дов в делителе и от числа, записанного в делителе . Врем  установлени  при параллельном запуске равно времени установлени  одного разр да. Поэтому, если врем  установлени  одного разр да меньше периода входного Сигнала делител , запрещенных комбинаций нет и дещифратор может вы вить любую необходимую кодовую комбинацию. Недостатком параллельного запуска  вл етс  резкое усложнение цепей запуска старптих разр дов с ростом разр дов в делителе. Это определ етс  тем, что на логическую схему, управл ющую запуском старшего разр да, подаютс  сигналы управлени  всех предшествующих ему младших разр дов. В результате увеличиваетс  объем необходимого оборудовани , резко возрастают число св зей между разр дами и нагрузка младших разр дов делител . Так как обычно нагрузочна  способность разр да ограничена, то увеличение нагрузки на разр д требует введени  дополнительных каскадов усилителей, что приводит к увеличению числа элементов, объема, веса и стоимости аппаратуры.

Цель изобретени  - устранить указанные выше недостатки, т. е. избежать по влени  «запрещенных комбинаций при малом объеме дополнительного необходимого оборудовани  в многоразр дных (20-30 и более разр дов ) устройствах, упростить св зи между разр дами делител  частоты, повысить надежность устройства и снизить его стоимость.

Предлагаемое устройство с многоразр дным делителем частоты, схемой равнозначности, статическим регистром и устройством управлени  отличаетс  от известного тем, что многоразр дный делитель частоты построен по самой экономичной схеме - с последовательным переносом единицы (последовательный запуск), а отсутствие «запрещенных комбинаций , обычно обусловливаемых конечным временем переноса единицы из младших разр дов в старшие, достигаетс  за счет того, что вы вление кодовых комбинаций, соответствующих временному положению формируемых импульсов, производитс  последовательными группами, начина  со старших разр дов. Дл  этого схема равнозначности разбиваетс  на две (или более) отдельные схемы равнозначности , с помощью которых осуществл етс  сравнение кодов чисел в соответствующих группах разр дов (старших или младших) делител  частоты и статического регистра. Св зь между схемами равнозначности групп старших и младших разр дов и последовательность вы влени  равенства кодовых комбинаций , начина  с старших разр дов и переход  к младшим, осуществл етс  с помощью дополнительных схем уточнени . Разделение общей схемы равнозначности на схемы равнозначности дл  групп разр дов не вызывает ее увеличени , а объем оборудовани , необходимого дл  реализации дополнительных схем уточнеПИЯ незначителен (пор дка 5-10% от числа элементов делител  частоты).

Блок-схема предлагаемого устройства приведена на чертеже, где 1 - генератор опорного сигнала; 2 - многоразр дный делитель частоты; 3 - схемы равнозначности (совпадени  кодов); 4 - статический регистр; 5 - устройство управлени  (программное управление ); 6 - схема уточнени ; 7 - группа младших разр дов делител  частоты; 8 - группа старших разр дов делител  частоты; 9, 10 - схемы равнозначности соответственно дл  групп младших и старших разр дов делител  2 и регистра 4; 11 - дополнительна  схема уточнени  сигнала схемы равнозначности старших разр дов; 12 - дополнительна  схема уточнени  сигнала группы старших разр дов сигналом группы младших разр дов; 13 - формирователь выходного импульсного сигнала устройства.

В предлагаемом устройстве сигнал с генератора 1 опорного сигнала поступает на вход многоразр дного врем  задающего делител  2 частоты. Выходы всех разр дов делител  соединены со входами схемы 3 равнозначности, вторые входы которой соединены с выходами соответствующих разр дов статического регистра 4, в который из устройства 5 записываетс  код очередного формируемого импульса . Обычно схема равнозначности выполн етс  как единое целое с одним выходом. При равенстве кодов чисел в регистре делител  2 и в статическом регистре 4 на выходе схемы 3 формируетс  импульсный сигнал, временное полонсение которого соответствует коду числа в статическом регистре. Он поступает на схему 6 уточнени  и затем после уточнени  сигналом генератора 1 - на выход устройства. При большем .числе разр дов делител  и малом периоде сигнала опорного генератора врем  установлени  некоторых комбинаций, определ емое временем последовательного переноса единицы из младших разр дов в старшие, может оказатьс  больше периода входного сигнала делител . Така  комбинаци  не может быть вы влена, так как к моменту окончани  переноса единицы начинаетс  процесс установлени  следующей кодовой комбинации. Чтобы избежать по влени  таких «запрещенных комбинаций, не усложн   аппаратуру, в предлагаемом устройстве используетс  последовательное вы вление кода формируемого импульса, начина  с группы старших разр дов с последующим переходом к группе младших разр дов, и раздельное уточнение сигналов групп старших и младших разр дов. Дл  этого многоразр дный делитель частоты с последовательным цереносом единицы разбиваетс  на две группы 7, 8, соединенные, как и разр ды в самых делител х, последовательно. Фактически схема делител  совершенно не отличаетс  от схемы с последовательным запуском , и разбивка  вл етс  в некотором смысле условной.

Число разр дов делени  частоты в группе 7 младших разр дов выбираетс  таким, чтобы максимальное врем  установлени  кодовых комбинаций в этой группе разр дов было меньше периода входного сигнала младшего разр да делител . Последующие разр ды делител  также разбиваютс  на группы, максимальное врем  установлени  в каждой из которых меньше периода входного сигнала младшего разр да груплы.

Выходной сигнал схемы П уточнени  группы 8 старших разр дов уточн етс  сигналом со схемы 6 уточнени  группы 7 младших разр дов . Это осуществл етс  с помощью еще одной дополнительной схемы 12 уточнени , выходной сигнал которой подаетс  на формирователь 13 выходного сигнала устройства. При большом числе групп разр дов делител  соответственно увеличиваетс  и число схем уточнени , а схема равнозначности разбиваетс  на

отдельные схемы равнозначности, соответствующие группам разр дов делител  частоты.

Сдвиг временного положени  формируемого сигнала по отношению к коду в статическом регистре аюсто нен и не завнсит от положени  формируемого импульса в цикле работы делител . Такой сдвиг может быть легко учтен, и поэтому он не вызывает снижени  точности формировани . Неудобство, св занное с несоответствием временного ноложени  формируемого имнульса коду в статическом регистре , который может быть использован в устройстве индикации отсчета, легко устран етс , если при установке регистра делител  в нулевое положение по окончании очередного цикла работы вместо обычного сброса в пулевое состо ние всех разр дов делител  производить запись числа, соответствующего посто нному сдвигу. Дл  этого достаточно первый разр д каждой группы разр дов делнтел  установить в состо ние «1 вместо обычной установки в состо ние «О. Это не вызывает каких-либо технических трудностей и не требует дополнительного оборудовани .

Две дополнительные схемы // и 12 уточнени , введенные в предлагаемое устройство, вызывают небольщое увеличение объема необходимого оборудовани , так в 20-30-разр дном устройстве их дол  составл ет 5-10%. Но в, самом делителе ликвидируютс  логические схемы и другие нромежуточные каскады, необходимые дл  обеспечени  цепей быстрого переноса (разгрузочные усилители и т. д.), существенно упрощаютс  и уменьщаютс  св зи в регистре делени , уменьшаетс  их число.

Это новыщает надежность устройства, его теХНологичность, упрощает сборку и ремонт. Описание работы устройства соответствует случаю, когда интервалы между соседними импульсами формируемой последовательности заведомо больще периода выходносо сигнала группы младщих разр дов делител . Очевидно , что в этом случае коды соседних формируемых импульсов отличаютс  в группе старших разр дов. В большинстве случаев тактова  частота устройства управлени  значительно ниже частоты сигнала опорного генератора , и указанное выще условие выполн етс . При этом временное положение формируемых импульсов может быть изменено на период (или его половину) частоть1 опорного сигнала , что обеспечивает высокую точность формиоовани .

Если же необходимо формировать импульсы с нзмеп юни мс  временным положением, коды которых отличаютс  только в группе млдащих разр дов, на триггер схемы 12 уточнени  должен подаватьс  одновременно с записью следующего числа в статический регистр сигнал «1 установки из устройства управлени . Сигнал «1 установки не выдаетс , если код очередного формируемого импульса

отличаетс  в старших разр дах от кода предшествующего имПульса. Таким образом, в описываемом устройстве минимальный временной интервал между формируемыми импульсами фактически определ етс  только быстродействием примен емого устройства управлени  и частотой сигнала опорного генератора .

Предмет изобретени 

Устройство формировани  временных импульсных последовательностей с многоразр дным делителем частоты, статическим регистром , схемой равнозначности и программным узлом, отличающеес  тем, что, с целью упрощени  схемного рещени  при одновременном повышенни надежности работы, делитель частоты состоит из двух (или более) групп последовательно соединенных разр дов делени , в которых (в группах) максимальное врем  переноса единицы не превышает периода входного сигнала младшего разр да группы, схема равнозначности разбита на части, соответствующие этим последовательно соединенным группам разр дов делител  частотнл, причем выход схемы равнозначности, соединенной с выходами группы старших разр дов делител  частоты и соответствующих им старших разр дов статического регистра, соедииен со входом схемы уточнени , тактовый вход которой соединен с выходО М группы младших разр дов делител  частоты, а выход этой схемы уточнени  соединен со входом второй схемы уточнени , тактовый вход которой соединен с выходом схемы уточнени  группы младших раз-, р дов делител , соединенных схемой равнозначности с соответствующей им группой разр дов статического регистра аналогично старщим разр да М, причем выход второй схемы уточнени  соединен со входом формировател  выходного сигнала устройства.