SU1707755A1 - Threshold device with threshold of two - Google Patents
Threshold device with threshold of two Download PDFInfo
- Publication number
- SU1707755A1 SU1707755A1 SU894774762A SU4774762A SU1707755A1 SU 1707755 A1 SU1707755 A1 SU 1707755A1 SU 894774762 A SU894774762 A SU 894774762A SU 4774762 A SU4774762 A SU 4774762A SU 1707755 A1 SU1707755 A1 SU 1707755A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- input bus
- input
- output
- threshold
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к микроэлектронике и импульсной технике и преднззна- ченб дл реализации пороговой функции с порогом два, завис щей от дев ти двоичных переменных. Цель изобретени - расширение области применени логического модул за счет реализации пороговой функции от дев ти двоичных переменных. Поставленна цель достигаетс тем, что логический модуль содержит дес ть элементов ИЛИ-НЕ 1 - 10, два элемента равнозначности 11 и 12, четыре элемента неравнозначности 13 - 16, четыре элемента И-НЕ 17-20, элемент НЕ 21, дев ть входных 22 - 30 и одну выходную 31 шины. Логический модуль работает следующим образом. На входные шины подаютс двоичные переменные Xi...Xg (в произвольном пор дке). На выходной шине формируетс мажоритарна функци с порогом два F F(Xi. X2) согласно соотношению F 1, если Xi 2: F 0 I 1 если 2, Xi 1. 7 ил i 1 (Л СThe invention relates to microelectronics and pulse engineering, and is intended to implement a threshold function with a threshold of two, depending on nine binary variables. The purpose of the invention is to expand the scope of application of the logic module by implementing the threshold function of nine binary variables. The goal is achieved by the fact that the logical module contains ten elements OR NOT 1 - 10, two elements of equivalence 11 and 12, four elements of inequality 13 - 16, four elements AND-NOT 17-20, element NOT 21, nine input 22 - 30 and one output 31 tires. Logic module works as follows. Binary variables Xi ... Xg (in arbitrary order) are fed to the input buses. A major function is formed on the output bus with a threshold of two F F (Xi. X2) according to the ratio F 1 if Xi 2: F 0 I 1 if 2, Xi 1. 7 il i 1 (L Л
Description
3535
UU
XX
3939
иand
3232
3131
JSJs
ФИГ. 2FIG. 2
Фиг. 3FIG. 3
ФИГ. 4FIG. four
Фиг. 5FIG. five
ФИГ. 6FIG. 6
ItIt
Фиг. 7FIG. 7
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894774762A SU1707755A1 (en) | 1989-10-11 | 1989-10-11 | Threshold device with threshold of two |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894774762A SU1707755A1 (en) | 1989-10-11 | 1989-10-11 | Threshold device with threshold of two |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1707755A1 true SU1707755A1 (en) | 1992-01-23 |
Family
ID=21487594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894774762A SU1707755A1 (en) | 1989-10-11 | 1989-10-11 | Threshold device with threshold of two |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1707755A1 (en) |
-
1989
- 1989-10-11 SU SU894774762A patent/SU1707755A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1598161,кл. Н 03 К 19/094,1989. Патент US Г 4087786, кл. 340 - 146, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1707755A1 (en) | Threshold device with threshold of two | |
KR930015431A (en) | moderator | |
SU1187166A1 (en) | Device for priority selecting of signals | |
EP0389936A3 (en) | Level and edge sensitive input circuit | |
KR870009285A (en) | Modulo-2 adder for logic-connecting three input signals | |
SU1725390A1 (en) | Binary counter | |
RU1789976C (en) | Device for calculating symmetrical boolean functions | |
SU1654812A1 (en) | Modulo three adder | |
US3088668A (en) | Binary adder employing minority logic | |
SU1598167A1 (en) | Synchronous binary counter | |
GB1454190A (en) | Logical arrays | |
SU1488787A1 (en) | Four-input one-bit adder | |
SU1448406A1 (en) | Majority element | |
SU1732462A1 (en) | Multifunctional logic module | |
SU1269120A1 (en) | Polyfunctional logic module | |
SU1730620A1 (en) | Multiinput single-digit adder | |
SU773930A1 (en) | Decoder | |
RU2029431C1 (en) | Code converter | |
SU1539767A1 (en) | Device for comparing binary numbers | |
SU1324106A1 (en) | G-flip=flop | |
SU1040484A1 (en) | Device for comparing binary numbers | |
RU1802409C (en) | Reversible counter | |
SU1188729A2 (en) | Device for comparing numbers | |
SU1136146A1 (en) | Logic module | |
SU1437969A2 (en) | Flip-flop |