SU1136146A1 - Logic module - Google Patents
Logic module Download PDFInfo
- Publication number
- SU1136146A1 SU1136146A1 SU833643653A SU3643653A SU1136146A1 SU 1136146 A1 SU1136146 A1 SU 1136146A1 SU 833643653 A SU833643653 A SU 833643653A SU 3643653 A SU3643653 A SU 3643653A SU 1136146 A1 SU1136146 A1 SU 1136146A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- module
- output
- inputs
- variables
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
ЛОГИЧЕСКИЙ МОДУЛЬ, содержа щий элементы И ИЛИ, причем входы первого элемента И соединены с первым и вторым входами модул соответстве но , вькод первого элемента И соединен с первым входом первого ; элемента ИЖ, второй вход которого соединен с третьим входом модул , выход первого ИЛИ соединен с первым входом второго элемента И, второй и третий входы оторого соединены с четвертым и п тым входами модул соответственно, выход второго элемента И соединен с первым входом второго элемента ИЛИ, первый вход третьего элемента. И соединен с шестым входом модул , выход третьего элемента И соединен с первым входом третьего элемента ИЛИ, отличающийс тем, что, с целью расширени функциональных возможностей модуЛ путем реализации всех бесповторНых функций п ти переменных, второй вход третьего элемента И соединен с седьмым входом модул , второй вход третьего элемента ИЖ соединен с восьмым входом модул , выход третьего элемента ИЛИ соединен с вторым входом .второго элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с дев тым входом модул , выходы четвертого элемента И соединены :С ПРЯ1Х&1М и инверсным модул соответственно.A LOGICAL MODULE containing the AND elements OR, the inputs of the first AND element being connected to the first and second inputs of the module, respectively, and the code of the first AND element connected to the first input of the first one; IL, the second input of which is connected to the third input of the module, the output of the first OR is connected to the first input of the second element AND, the second and third inputs are connected to the fourth and fifth inputs of the module respectively, the output of the second element AND is connected to the first input of the second element OR, first entry of the third element. And connected to the sixth input of the module, the output of the third element AND connected to the first input of the third element OR, characterized in that, in order to expand the functionality of the module by implementing all non-repeatable functions of five variables, the second input of the third element And is connected to the seventh input of the module, the second input of the third element IL is connected to the eighth input of the module, the output of the third element OR is connected to the second input of the second OR element, the output of which is connected to the first input of the fourth AND element, the second input of which th is connected to a ninth input of the modulation, the outputs of the fourth AND gate connected: C PRYA1H & 1M and inverse modulation respectively.
Description
Изобретение относитс к вычислительной технике и микроэлектронике предназначено дл реализации всех бесповторных логических функций п т1% переменных и может быть исполь зовано при разработке и проектировании интегральных цифровых устройс и схем самого широкого назначени . Известен логический модуль, реализующий бесповторШ)1е функции п ти переменных, содержащий элементы И-НЕ, И-ИЛИ-НЕ, НЕ р 3, Недостатком данного модул вл ютс низкое быстродействие и высока сложность. Наиболее близким по технической сущности к предлагаемому вл етс многофункциональный логический мо дуль9 содержащий элементы И, ИЛИ и реалиэздащий бесповторные функции четьфех и п ти переменных С2. Однако известньй логический мо дуль не позвол ет реализовать- все бесповторные функции п ти переменных , общее .число которых 24, что снижает область его применени . Цель изобретени - расширение функциональных возможностей модул путем реализации всех бесповторных функций п ти переменных. Поставленна цель достигаетс тем,, что в логическом модуле, содер жащем элементы И, ИЛИ, причем входы первого элемента И соединены с первым и вторым входами модул соот ветственно, выход первого элемента И соединен с первым входом первого элемента ИШ, второй вход .которого соединен с третьим входом модулЯу выход первого элемента ИЛИ. соединен с первым входом второго элемента И второй и третий входы которого соединены с четвертым.и п тым входами модул соответственно, выход второго элемента И соединен с первым вхо дом второго элемента ИЛИ, первый вход третьего элемента И соединен с шестым входом модул , выход треть го элемента И соединен с первым входом третьего элемента ИЛИ, второ вход третьего элемента И соединен с ссдьмьм входом модул , второй вход третьего элемента ИЛИ соединен с восьмым входом модул , выход третьего элемента ИЛИ соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым вхолом петнертого элемента И, второ вход которого соединен с дев тым входом модул , выходы четвертого элемента И соединены с пр мым и инверсным выходами модул соответственно. На чертеже представлена функциональна схема модул . Модуль содержит входы 1-9, выходы 10 и 11, элементы И 12 и 13, элементы ИЛИ 14 и 15, элемент И 16, элемент ИЛИ 17 и элемент И 18. Модуль функционирует следующим образом. На входы 1-9 подаютс входные переменные Х - Xg и константы 1,0. При этом с выхода 10 снимаетс пр мое значение бесповторной функции п ти переменных, а с выхода 11 - инверсное значение. Значени входных сигналов на входах 1-9 при реализации всех бесповторных функций п ти переменных представлены в таблице. Рассмотрим функционирование моду л при реализации, например функции x1x2(x3x4v х5). В соответствии с таблицей на входы 1-9 модул следует подать набор сигналов хЗ, х4,0,0,х5, х1, х2. О, 1. При этом с выхода элемента И 12 снимаетс функци хЗх4, с выхода элемента ИЛИ 14 x3x4vx5, с выхода элемента И 16 (x3x4vx5)x1x2, с выхода элемента ИЛИ 15 - логический О с выхода элемента И 18 ( выход 10 модул ) - функци х1х2(хЗ x4Vx5). Аналогичным образом модуль функционирует при реализации остальных бесповторных логических функций п ти переменных. Таким образом, предлагаемый логический модуль в отличие от известного реализует все логические функции п ти переменных и при этом содержит на четыре логических элемента И, ИЛИ меньше. л сравнительного анализа предлагаемого модул выбран базовый элeмeнт- шкpocxeмa КПГ серии К135. Однако данна микросхема не позвол ет реализовать все бесповторные логические функции п ти переменных, а . реализует лишь некоторые из них и имеет боль.шое число информационных входов (17). Дл реализации всех бесповторных функций п ти переменных на базеThe invention relates to computing and microelectronics intended for the implementation of all non-repetitive logic functions of n1% of variables and can be used in the development and design of integrated digital devices and circuits of the widest use. A logic module is known that implements a non-repetitive function of five variables containing AND-NOT, AND-OR-NOT, NOT p 3 elements. The disadvantage of this module is its low speed and high complexity. The closest in technical essence to the proposed is a multifunctional logical module 9 containing elements AND, OR and realizing non-repetitive functions of four languages and five C2 variables. However, a well-known logical module does not allow realizing all non-repetitive functions of five variables, the total number of which is 24, which reduces its scope. The purpose of the invention is to expand the functionality of the module by implementing all non-repetitive functions of five variables. The goal is achieved by the fact that in the logical module containing AND, OR elements, the inputs of the first element AND are connected to the first and second inputs of the module, respectively, the output of the first element AND is connected to the first input of the first ICH element, the second input of which is connected with the third input module I output the first element OR. The second and third inputs of which are connected to the fourth and fifth inputs of the module, respectively, the output of the second element AND connected to the first input of the second element OR, the first input of the third element And connected to the sixth input of the module, the third output element AND connected to the first input of the third element OR, the second input of the third element AND connected to ssdm module input, the second input of the third element OR connected to the eighth input of the module, the output of the third element OR connected to the second input of the second e ementa OR, whose output is connected to the first element consist: petnertogo And, the second input of which is connected to a ninth input of the modulation, the outputs of the fourth AND gate connected with the direct and inverse outputs modulation respectively. The drawing shows the functional diagram of the module. The module contains inputs 1-9, outputs 10 and 11, elements AND 12 and 13, elements OR 14 and 15, element AND 16, element OR 17 and element AND 18. The module operates as follows. At inputs 1-9, input variables X - Xg and constants 1.0 are supplied. In this case, the output value of 10 takes the direct value of the non-repetitive function of five variables, and the output of output 11, the inverse value. The values of the input signals at the inputs 1–9 in the implementation of all non-repetitive functions of five variables are presented in the table. Consider the functioning of the module when implementing, for example, the function x1x2 (x3x4v x5). In accordance with the table, inputs 1–9 of the module should be submitted with a set of signals x3, x4.0.0, x5, x1, x2. O, 1. At the same time, from the output of the element 12, the functions x3x4, from the output of the element OR 14 x3x4vx5, from the output of the element AND 16 (x3x4vx5) x1x2, from the output of the element OR 15 - logical O from the output of the element 18 and 18 (output 10 module) - function x1x2 (x3 x4Vx5). Similarly, the module functions when implementing the other non-repetitive logical functions of five variables. Thus, the proposed logic module, in contrast to the well-known one, implements all the logical functions of five variables and at the same time contains four AND, OR less logical elements. For a comparative analysis of the proposed module, the base element of the KPG series KPG series has been selected. However, the given microcircuit does not allow to implement all non-repeated logical functions of five variables, a. implements only some of them and has a large number of information inputs (17). To implement all non-repetitive functions of five variables based on
микросхем КП1 необходимо их каскадное соединение, что в целом приведет к значительному усложнению конструкции .KP1 chips need their cascade connection, which in general will lead to a significant complexity of the design.
Предлагаемый модуль целесообразно использовать при проектировании и разработке интегральных микросхем и многофункциональных автоматоч.The proposed module should be used in the design and development of integrated circuits and multi-functional automat.
хЗ х4 Ох5X1x2x3x4x5x3 x4 Ox5x1x2x3x4x5
х2О00x2O00
х2ОО Оx2OOO
хЗ х4 х51x1x2x3x4Yx5x3 x4 x51x1x2x3x4Yx5
хЗ 1 х51x1x2x3vx4vx5x3 1 x51x1x2x3vx4vx5
х2х41 Оx2x41 About
х2х4х5 Оx2x4x5 O
хЗ 1 О1x1x2x3vx4x5x3 1 O1x1x2x3vx4x5
х2 ОхЗXlx2x3(x4vx5)x2 Oh3Xlx2x3 (x4vx5)
1 ОО х5 х11 GS x5 x1
х2 хЗ х4x2 x3 x4
ОABOUT
1 1 х51Xlx2vx3x4vx51 1 х51Xlx2vx3x4vx5
х4 О О х5 х1 х2 1 х1 х2 х5 хЗ 1 1 О О х4 х1 х2x4 O About x5 x1 x2 1 x1 x2 x5 x3 1 1 O About x4 x1 x2
1 х5х1x1(x2x3x4vx5)1 x5x1x1 (x2x3x4vx5)
хЗ. О О hz. Oh oh
О х4About x4
1 Ох1x1(x2x3vx4x5) хЗ х4 х51 Ox1x1 (x2x3vx4x5) хЗ х4 х5
1 х11x1v(x2x3vx4)x51 x11x1v (x2x3vx4) x5
хЗ О О х4 х5хЗ О О х4 х5
x1vx2vx3vx4vx5x1vx2vx3vx4vx5
(x1vx2vx3vx4)x5(x1vx2vx3vx4) x5
(x1vx2vx3)x4x5(x1vx2vx3) x4x5
(x1vx2vx3)(x4vx5)(x1vx2vx3) (x4vx5)
x1vx2vx3vx4x5x1vx2vx3vx4x5
(x1vx2)(x3vx4)x5(x1vx2) (x3vx4) x5
Xlvx2v(x3vx4)x5Xlvx2v (x3vx4) x5
О1x1x2(x3x4vx5) О1x1x2 (x3x4vx5)
f f
О1Xlx2x3(x4vx5) (x1vx2)(x3vx4x5)O1Xlx2x3 (x4vx5) (x1vx2) (x3vx4x5)
х51xb2(x3Vx4)vx5x51xb2 (x3Vx4) vx5
(x2vx2vx3x4)x5 x1v(x2vx3vx4)x5 Xlv(x2vx3)(x4vx5) x1(x2vx3)x4vx5)(x2vx2vx3x4) x5 x1v (x2vx3vx4) x5 xlv (x2vx3) (x4vx5) x1 (x2vx3) x4vx5)
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833643653A SU1136146A1 (en) | 1983-09-21 | 1983-09-21 | Logic module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833643653A SU1136146A1 (en) | 1983-09-21 | 1983-09-21 | Logic module |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1136146A1 true SU1136146A1 (en) | 1985-01-23 |
Family
ID=21082277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833643653A SU1136146A1 (en) | 1983-09-21 | 1983-09-21 | Logic module |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1136146A1 (en) |
-
1983
- 1983-09-21 SU SU833643653A patent/SU1136146A1/en active
Non-Patent Citations (1)
Title |
---|
1.Авторское свидетельство СССР №746499, кл. U 06 F 7/00, 1974. 2. Авторское свидетельство СССР по за вке 1 3599591/24, кл. G 06 Р 7/00, 1983 (прототип). . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0662616A3 (en) | Boundary-scan-compliant multi-chip module | |
US5467041A (en) | Variable delay buffer circuit | |
KR960042413A (en) | Data processing system | |
SU1136146A1 (en) | Logic module | |
KR850008567A (en) | Semiconductor integrated circuit | |
ATE227467T1 (en) | CIRCUIT ARRANGEMENT WITH A NUMBER OF ELECTRONIC CIRCUIT COMPONENTS | |
US4801875A (en) | Integrated circuit with frequency dividing test function | |
SU1043630A1 (en) | Module for non-repeated function realization | |
JPS57132268A (en) | Digital signal processing circuit | |
SU1676093A1 (en) | Multifunctional logical module | |
SU1156059A1 (en) | Polyfunctional logic module | |
SU962917A1 (en) | Universal logic module | |
RU1817087C (en) | Multifunctional module | |
SU1365073A1 (en) | Multifunction module | |
SU1097996A1 (en) | Polyfunctional module | |
SU1092491A1 (en) | Universal logic module | |
RU2020555C1 (en) | Multifunctional logic module | |
SU1211715A1 (en) | Information input device | |
SU1589267A1 (en) | Multifunctional logic module | |
SU1277085A1 (en) | Polyfunctional logic module | |
IE802198L (en) | Monolithic integrated circuit | |
SU1075256A1 (en) | Polyfunctional logic module | |
SU1476599A1 (en) | Pulse shaper | |
SU1196852A1 (en) | Unit for forming ripple-through carry in adder | |
SU1587489A1 (en) | Device for computing symmetric boolean functoions |