SU1092491A1 - Universal logic module - Google Patents

Universal logic module Download PDF

Info

Publication number
SU1092491A1
SU1092491A1 SU833551143A SU3551143A SU1092491A1 SU 1092491 A1 SU1092491 A1 SU 1092491A1 SU 833551143 A SU833551143 A SU 833551143A SU 3551143 A SU3551143 A SU 3551143A SU 1092491 A1 SU1092491 A1 SU 1092491A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
module
outputs
universal logic
Prior art date
Application number
SU833551143A
Other languages
Russian (ru)
Inventor
Вячеслав Леонидович Смирнов
Анатолий Васильевич Гурьянов
Валентин Александрович Мищенко
Николай Феликсович Окулович
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Пво filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Пво
Priority to SU833551143A priority Critical patent/SU1092491A1/en
Application granted granted Critical
Publication of SU1092491A1 publication Critical patent/SU1092491A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ ЮДУЛЬ, содержащий элементы ИЛИ и И, входы которых подключены к первому и второму, входам модул  соответственно, отличающийс  тем, что, с целью сокращени  числа входов, модуль содержит элементы неравнозначности, причем первый и второй входы модул  подключены к входам первого элемента неравнозначности, выходы элементов И, ИЛИ и первого элемента неравнозначности подключены к первым входам второго , третьего и четвертого элементов неравнозначности соответственно, вторые входы которых подключены к третьему входу модул , первый и третий входы которого подключены к входам п того элемента неравнозначнос ,тИу выходы второго, третьего, четвертого и п того элементов неравнозначности  вл ютс  выходами модул . ;/ / /4A UNIVERSAL LOGIC LUDUL, containing the elements OR and AND, whose inputs are connected to the first and second, inputs of the module, respectively, characterized in that, in order to reduce the number of inputs, the module contains elements of unequalities, the first and second inputs of the module are connected to the inputs of the first unequality element , the outputs of the elements AND, OR, and the first element of unequalities are connected to the first inputs of the second, third and fourth elements of unequalities, respectively, the second inputs of which are connected to the third in ode modulation, the first and third inputs are connected to inputs of the fifth element neravnoznachnos, Tiu outputs the second, third, fourth and fifth elements nonequivalence are modulation outputs. ;/ / /four

Description

Изобретение относитс  к автоматик и вычислительной технике. Известен многофункциональный авто мат, реализующий все логические функ ции двух и более переменных, содержа щий логические элементы И, {-ШИ и ilE tl. Недостатком известного автомата  вл етс  то, что он имеет большое число входов настройки, что затрудн ет реализацию схем управлени , обладает узкими схематическими возможност ми , так как имеет малое число выходов .и отличаетс  -большой структурной сложностью. Наиболее близким по технической сущности к предлагаемому  вл етс  многофункциональный логический модуль , содержащий два настроечных входа, четыре выхода,два элемента НЕ три элемента И, два элемента ИЛИ с пр мыми и инверсными выходами 21. Недостатком данного модул   вл етс  то, что он имеет низкую надежность , так как логические функции реализуютс  двум  элементами ИЛИ с пр мыми и инверсными выходами и при неисправности любого из них функциональные возможности уменьшаютс  в два раза, кроме того, он имеет боль шое число входов настройки, что затрудн ет реализацию схем управлени  Цель изобретени  - сокращение чис ла входов модул . Поставленна  цель достигаетс  тем что универсальный логический модуль содержащий элементы Ш1И и И, входы которых подключены к первому и второму входам модул  соответственно, содержит элементы неравнозначности, причем первьш и второй входы модул  подключены к входам первого элемента неравнозначности, выходы элементов И ИЛИ и первого элемента неравнозначно ти подключены к первым входам второ го, третьего и четвертого элементов неравнозначности соответственно, зто рые входы которых подключень к треть ему входу модул , первый и третий входы которого подключены к входам п того элемента неравнозначности, выходы BTOpoio, третьего, четвертого и п того элементов неравнозначности  вл ютс  выходами модул . На чертеже представлена функциональна  схема универсального логического модул . Универсальный логический модуль содержит входы 1, 2 и 3, элемент И 4, элемент ИЛИ 5, элементы 6-10 неравнозначности и выходы 11, 12, 13 и 14. Предлагаемый модуль работает следующим образом. На настроечный вход 3 подаетс  в соответствии с алгоритмом настройки набор управл ющих сигналов (см.таблицу ) . Одновременно на входы I и 2 модул  подаютс  двоичные коды обрабатываемой информации. При этом в соответствии с выражени ми, описывающими выходы модул , с выходов 11, 12, 13 и 14 снимаютс  соответствующие логические зависимости. Таким образом, данный универсальный логический модуль реализует все логические функод и двух переменных и обладает при этом следующими преимуществами по сравнению с модулемпрототипом: модуль имеет минимальное число построечных входов, что определ ет простоту его настройки и реализацию блоков управлени  при построении на его основе автоматов с пам тью. За базовьШ элемент выбрана микросхема на КП1 серии 155, который также позвол ет получить все функции двух переменных. Достоинством данного универсального логического модул  по сравнению с базовым  вл етс  то, что он имеет один настроечный вход, вместо четьфех. Данный модуль намного проьче в изготовлении , так как имеет сложность в 7 раз меньшую, чем у базового. Применение данного универсального логического модул  при постр ении цифровых устройств позвол ет упростить их конструкцию, повысить надежность и расширить схематические возможности .The invention relates to automation and computing. A multifunctional automaton is known that implements all the logical functions of two or more variables, containing the logical elements AND, {-SHI and ilE tl. A disadvantage of the known automaton is that it has a large number of tuning inputs, which makes it difficult to implement control circuits, it has narrow schematic possibilities, because it has a small number of outputs, and it differs in great structural complexity. The closest in technical essence to the present invention is a multifunctional logic module containing two tuning inputs, four outputs, two elements NOT three elements AND, two elements OR with direct and inverse outputs 21. The disadvantage of this module is that it has a low reliability, since logical functions are implemented by two OR elements with direct and inverse outputs, and if any of them fail, the functionality is halved, in addition, it has a large number of tuning inputs, h This makes it difficult to implement control schemes. The purpose of the invention is to reduce the number of inputs of a module. The goal is achieved by the fact that a universal logic module containing elements SH1I and I, whose inputs are connected to the first and second inputs of the module, respectively, contains unequalities, and the first and second inputs of the module are connected to the inputs of the first unequality element These are connected to the first inputs of the second, third, and fourth inequality elements, respectively, whose inputs are connected to the third input of the module, the first and third inputs rows are connected to inputs of the fifth element nonequivalence, BTOpoio outputs the third, fourth and fifth elements nonequivalence are modulation outputs. The drawing shows the functional diagram of the universal logic module. Universal logic module contains inputs 1, 2 and 3, the element And 4, the element OR 5, the elements 6-10 inequalities and the outputs 11, 12, 13 and 14. The proposed module works as follows. The setup input 3 is supplied in accordance with the tuning algorithm with a set of control signals (see table). At the same time, the binary codes of the processed information are fed to the inputs I and 2 of the module. In this case, in accordance with the expressions describing the outputs of the module, the corresponding logical dependences are removed from the outputs 11, 12, 13 and 14. Thus, this universal logic module implements all logical functions and two variables and has the following advantages over the prototype module: the module has a minimum number of building inputs, which determines the simplicity of its configuration and the implementation of control units when building automatic memory modules. tew. A chip on KP1 series 155 is selected as the base element, which also allows you to get all the functions of two variables. The advantage of this universal logic module in comparison with the basic one is that it has one configuration input, instead of one in charge. This module is much easier to manufacture, since it has a complexity 7 times less than that of the base module. The use of this universal logic module in the construction of digital devices allows us to simplify their design, increase reliability, and expand schematic possibilities.

.t

ХоHo

5C

X. X.

00

x.vXx.vX

1one

Claims (1)

УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий элементы ИЛИ и И, входы которых подключены к первому и второму, входам модуля соответственно, отличающийся тем, что, с целью сокращения числа входов, модуль содержит элементы неравнозначности, причем первый и второй входы модуля подключены к входам первого элемента неравнозначности, выходы элементов И, ИЛИ и первого элемента неравнозначности подключены к первым входам второго, третьего и четвертого элементов неравнозначности соответственно, вторые входы которых подключены к третьему входу модуля, первый и третий входы которого подключены к входам пятого элемента неравнозначности , выходы второго, третьего, четвертого и пятого элементов неравнозначности являются выходами модуля.A UNIVERSAL LOGIC MODULE containing the elements OR and AND, the inputs of which are connected to the first and second inputs of the module, respectively, characterized in that, in order to reduce the number of inputs, the module contains disambiguation elements, the first and second inputs of the module connected to the inputs of the first disambiguation element , the outputs of the AND, OR elements and the first disambiguation element are connected to the first inputs of the second, third and fourth disambiguation elements, respectively, the second inputs of which are connected to the third input m modulus, first and third inputs of which are connected to inputs nonequivalence fifth element, the outputs of the second, third, fourth and fifth elements are nonequivalence module outputs. . 1092491. 1092491
SU833551143A 1983-02-14 1983-02-14 Universal logic module SU1092491A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833551143A SU1092491A1 (en) 1983-02-14 1983-02-14 Universal logic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833551143A SU1092491A1 (en) 1983-02-14 1983-02-14 Universal logic module

Publications (1)

Publication Number Publication Date
SU1092491A1 true SU1092491A1 (en) 1984-05-15

Family

ID=21049213

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833551143A SU1092491A1 (en) 1983-02-14 1983-02-14 Universal logic module

Country Status (1)

Country Link
SU (1) SU1092491A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 697993, кл. G 06 F 7/00, 1978. 2. Авторское свидетельство СССР № 915073, кл. G 06 F 7/00, 1980 (прототип) . *

Similar Documents

Publication Publication Date Title
US3129340A (en) Logical and memory circuits utilizing tri-level signals
EP0074722A2 (en) Multilevel logic circuit
US3458240A (en) Function generator for producing the possible boolean functions of eta independent variables
SU1092491A1 (en) Universal logic module
KR870009285A (en) Modulo-2 adder for logic-connecting three input signals
SU1251066A1 (en) Polyfunctional logic element
US3250921A (en) Bistable electric device
SU711563A1 (en) Homogeneous structure cell
SU907803A2 (en) Multifunction logic element
SU799011A1 (en) Storage
SU1741126A1 (en) Threshold device
SU1136146A1 (en) Logic module
SU456268A1 (en) Walsh function generator
SU1278831A2 (en) Polyfunctional logic module
SU1730620A1 (en) Multiinput single-digit adder
SU1137458A1 (en) Function switch
SU1575307A1 (en) Multithreshold logic member
SU1668996A1 (en) Read-only memory
SU1282219A1 (en) Programmable storage
SU1599840A1 (en) Situation control device
GB1454190A (en) Logical arrays
SU1156059A1 (en) Polyfunctional logic module
SU1365073A1 (en) Multifunction module
SU915073A1 (en) Multifunctional logic module
SU1401449A1 (en) Switching network