SU1667079A1 - Signal checking device - Google Patents

Signal checking device Download PDF

Info

Publication number
SU1667079A1
SU1667079A1 SU894675016A SU4675016A SU1667079A1 SU 1667079 A1 SU1667079 A1 SU 1667079A1 SU 894675016 A SU894675016 A SU 894675016A SU 4675016 A SU4675016 A SU 4675016A SU 1667079 A1 SU1667079 A1 SU 1667079A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
output
counter
inputs
Prior art date
Application number
SU894675016A
Other languages
Russian (ru)
Inventor
Борис Олегович Сперанский
Валентин Павлович Улитенко
Григорий Николаевич Тимонькин
Вячеслав Сергеевич Харченко
Сергей Николаевич Ткаченко
Андрей Георгиевич Золотарев
Дмитрий Зиновьевич Крюков
Original Assignee
Предприятие П/Я Г-4651
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4651 filed Critical Предприятие П/Я Г-4651
Priority to SU894675016A priority Critical patent/SU1667079A1/en
Application granted granted Critical
Publication of SU1667079A1 publication Critical patent/SU1667079A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах диагностировани  дл  контрол  сложных аналоговых сигналов, поступающих от объектов управлени , а также в системах отладки аналого-цифровых комплексов. Отличительной особенностью устройства  вл етс  то, что оно позвол ет а) контролировать сложные сигналы, поступающие на вход устройстваThe invention relates to automation and computing and can be used in diagnostic systems for monitoring complex analog signals from control objects, as well as in debugging systems for analog-digital complexes. A distinctive feature of the device is that it allows a) to control the complex signals entering the device's input.

б) параллельно обрабатывать контролируемый сигналb) process the monitored signal in parallel

в) измен ть требуемую точность контрол c) change the required accuracy of control

г) запоминать величину и знак отклонени  уровн  сигнала от номинального значени . Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  контрол  аналоговых сигналов. Поставленна  цель достигаетс  путем введени  коммутатора 4, счетчика 7, аналого-цифрового преобразовател  8, сумматора 9, блока 11 оперативной пам ти, элемента И 12, счетчика 13, триггера 14, элемента ИЛИ 15, триггера 16, тактового генератора 17, элемента И 18, элемента ИЛИ 19, счетчиков 20, 21, делителей частоты 5, 6. 2 ил.d) remember the magnitude and sign of the deviation of the signal level from the nominal value. The aim of the invention is to enhance the functionality by controlling the analog signals. The goal is achieved by introducing the switch 4, the counter 7, the analog-digital converter 8, the adder 9, the block 11 of the RAM, the element 12, the counter 13, the trigger 14, the element OR 15, the trigger 16, the clock generator 17, the element 18 , element OR 19, counters 20, 21, frequency dividers 5, 6. 2 Il.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах диагностирования для контроля сложных аналоговых сигналов, поступающих от объектов управления, а также в системах отладки аналого-цифровых комплексов.The invention relates to automation and computer technology and can be used in diagnostic systems for monitoring complex analog signals from control objects, as well as in debugging systems of analog-to-digital complexes.

Целью изобретения является расширение функиональных возможностей путем обеспечения контроля аналоговых сигналов.The aim of the invention is to expand the functional capabilities by providing control of analog signals.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг.2 временная диаграмма его работы. Устройство содержит счетчик 1, блок 2 постоянной памяти микропрограмм, регистр 3, коммутатор 4, первый 5 и второй 6 делители частоты, счетчик 7, аналого-цифровой преобразователь (АЦП) 8, сумматор 9, ί блок 10 сравнения, блок 11 оперативной памяти,, элемент И 12, счетчик 13, триггер 14, элемент ИЛИ 15, триггер V генератор 17 тактовых импульсов, элемент И 18, элемент ИЛИ 19, счетчики 20 и 21, триггер 22, группу 23 входов начала контролируемой последовательности, группу 24 входов начала адреса записи, группу 25 входов аналоговых сигналов, вход 26 записи команд, вход 27 запуска, вход 28 начальной установки, группу 29 выходов величины отклонения контролируемых сигналов, выходы 30 и 31 ошибки устройства.In FIG. 1 presents a functional diagram of the proposed device; figure 2 is a timing chart of his work. The device comprises a counter 1, a block 2 of constant firmware memory, a register 3, a switch 4, a first 5 and a second 6 frequency dividers, a counter 7, an analog-to-digital converter (ADC) 8, an adder 9, a comparison unit 10, a RAM block 11, , element And 12, counter 13, trigger 14, element OR 15, trigger V clock generator 17, element And 18, element OR 19, counters 20 and 21, trigger 22, a group of 23 inputs of the beginning of the controlled sequence, a group of 24 inputs of the beginning of the address records, a group of 25 inputs of analog signals, input 26 recording commands, input 27 start a, input 28 of the initial installation, a group of 29 outputs of the deviation of the controlled signals, outputs 30 and 31 of the device error.

Существует целый класс объектов управления, функционирование которых сопровождается выдачей во внешнюю среду сложных аналоговых сигналов, характери' зующих их состояние.There is a whole class of control objects, the functioning of which is accompanied by the delivery of complex analog signals characterizing their state to the external environment.

В связи с этим для устройства контроля и диагностирования можно поставить задачу анализа и обработки таких сложных аналоговых сигналов.In this regard, for the control and diagnosis device, it is possible to set the task of analyzing and processing such complex analog signals.

Предлагаемое устройство осуществляет контроль таких сигналов путем их предварительного квантования по времени и уровню запоминания кода текущего уровня сигнала в определенные моменты времени;The proposed device monitors such signals by pre-quantization of the time and level of memorization of the code of the current signal level at certain points in time;

сравнивания кода величины UT с кодом эталонного значения сигнала U3 в данном такте;comparing the code of the quantity U T with the code of the reference value of the signal U 3 in a given clock cycle;

задания предельной точности соответствия кодов Ut и иэ на основе программирования в каждом такте допустимой величины отклонения Ut-U3.setting the maximum accuracy of the correspondence of the codes Ut and and е on the basis of programming in each step of the permissible deviation value Ut-U 3 .

Устройство работает следующим образом.The device operates as follows.

В начальный момент времени счетчик 1, первый и второй делители 5 и 6 частоты, счетчик 7, регистр 3, блок 11 памяти, счетчик 13, триггеры 14 и 16, счетчики 20 и 21 и триггер 22 находятся в нулевом состоянии.At the initial moment of time, counter 1, first and second frequency dividers 5 and 6, counter 7, register 3, memory block 11, counter 13, triggers 14 and 16, counters 20 and 21, and trigger 22 are in the zero state.

На выходе 2.1 блока 2 присутствует единичный сигнал.At the output 2.1 of block 2 there is a single signal.

При подаче единичного сигнала на вход 27 и на вход установки в ”1 триггера 16 последний переводится в единичное состояние. Единичный сигнал с прямого входа триггера 16 поступает на вход генератора 17 тактовых импульсов и включает его.When applying a single signal to input 27 and to the installation input in ”1 of trigger 16, the latter is transferred to a single state. A single signal from the direct input of the trigger 16 is fed to the input of the clock generator 17 and turns it on.

Единичный сигнал Конец команды с выхода 2.1 блока 2 поступает на первый вход коммутатора 4 и управляющий вход счетчика 1. На группу информационных входов 23 подается начальный адрес работы устройства.A single signal The end of the command from the output 2.1 of block 2 is fed to the first input of the switch 4 and the control input of the counter 1. The initial address of the device is supplied to the group of information inputs 23.

Первый синхроимпульс с первого выхода 17.1 генератора 17 тактовых импульсов проходит через коммутатор 4 и поступает на вход разрешения записи счетчика 1. По заднему фронту этого синхроимпульса осуществляется запись в счетчик 1 адреса первой микрокоманды работы устройства.The first clock from the first output 17.1 of the clock generator 17 passes through the switch 4 and is fed to the write enable input of counter 1. On the trailing edge of this clock, the address of the first microcommand of the device operation is written to counter 1.

Сигналы адреса первой микрокоманды работы устройства с группы выходов счетчика 1 поступают на группу адресных входов блока 2 и вторую группу информационных входов блока 11. При этом на выходах блока 2 появляется микрокоманда работы устройства, которая входит в микропрограмму контроля 1-го исгнала, поступающего на вход устройства. В блоке 2 выход 2.1 выход Конец команды; группа выходов 2.2 - поле, несущее информацию об интервале дискретизации сигнала по времени; группа выходов 2.3 - поле, несущее информацию об итоге квантования сигнала по уровню; выход 2.4 - выход, определяющий подсчет импульсов реверсивным интегрирующим счетчиком 7; выход 2.5- выход Показатель формата (используется в случае резкого скачка сигнала по уровню); группа выходов 2.6 - поле, несущее информацию о допустимом отклонении сигнала, поступившего на вход 25 устройства, от эталонного сигнала, хранящегося в блоке 2.The address signals of the first microcommand of operation of the device from the group of outputs of counter 1 are sent to the group of address inputs of block 2 and the second group of information inputs of block 11. At the same time, at the outputs of block 2, a microcommand of operation of the device appears, which is included in the control firmware of the 1st signal received at the input devices. In block 2, output 2.1 output End of command; group of outputs 2.2 - a field that carries information about the sampling interval of the signal over time; group of outputs 2.3 - a field that carries information about the result of quantization of a signal by level; output 2.4 - output that determines the counting of pulses by a reversible integrating counter 7; output 2.5- output Format indicator (used in case of a sharp jump in signal level); group of outputs 2.6 - a field that carries information about the permissible deviation of the signal received at the input 25 of the device from the reference signal stored in block 2.

Допустим, что в данный момент времени сигнал не претерпевает скачка по уровню. Тогда на выходе 2.5 блока 2 присутствует сигнал нулевого уровня, который поступает на третий инверсный вход коммутатора 4 й на инверсные управляющие входы первого и второго делителей 5 и 6 частоты, приводя их к срабатыванию. Кроме того, на первый вход коммутатора 4 поступает нулевой сигнал Конец команды с выхода 2.1 блока 2. На группу информационных входов первого делителя 5 частоты поступает информация об интервале дискретизации по времени сигнала с первой группы 2.2 выходов блока 2. На группу ин формационных входов второго делителя 6 частоты поступаете группы 2.3 выходов блока 2 информация о шаге квантования сигнала по уровню. Если сигнал в данный момент увеличивается по уровню, то необходимо организовать подсчет импульсов счетчиком 7 в сторону сложения. В этом случае единичный сигнал с второго выхода 2.4 блока 2 поступает на управляющий вход счетчика 7. В случае скачка сигнала по уровню в счетчик 7 должна быть записана информация об этом уровне. Для этого в устройстве используется процедура конкатенации двух группSuppose that at a given time the signal does not undergo a level jump. Then, at the output 2.5 of block 2, there is a signal of the zero level, which is fed to the third inverse input of the 4th switch to the inverse control inputs of the first and second frequency dividers 5 and 6, causing them to trip. In addition, at the first input of switch 4, a zero signal is received. The end of the command is from the output 2.1 of block 2. The group of information inputs of the first frequency divider 5 receives information about the sampling interval over time of the signal from the first group 2.2 of the outputs of block 2. The group of information inputs of the second divider 6 frequencies you receive groups of 2.3 outputs of block 2 information about the quantization step of the signal by level. If the signal is currently increasing in level, then it is necessary to organize the counting of pulses by the counter 7 in the direction of addition. In this case, a single signal from the second output 2.4 of block 2 is supplied to the control input of the counter 7. In the event of a jump in the signal level, information about this level should be recorded in the counter 7. To do this, the device uses the concatenation procedure of two groups

2,2 и 2.3 выходов блока 2. Эти две группы выходов блока 2 поступают на группу информационных входов счетчика 7. Поскольку скачка сигнала в данный момент времени не происходит, нулевой сигнал с выхода 2.5 блока 2 поступает на управляющий вход счетчика 7 и запрещает работу его группе информационных входов.2.2 and 2.3 outputs of block 2. These two groups of outputs of block 2 go to the group of information inputs of counter 7. Since the signal does not jump at a given moment of time, the zero signal from output 2.5 of block 2 goes to the control input of counter 7 and prohibits its operation group of information inputs.

По заднему фронту первого синхроимпульса, поступающего на счетный вход первого делителя 5 частоты с первого выходаOn the trailing edge of the first clock coming to the counting input of the first frequency divider 5 from the first output

17.1 генератора 17 тактовых импульсов, осуществляется запись в первый делитель 5 частоты информации об интервале дискретизаций сигнала по времени.17.1 generator 17 clock pulses, is recorded in the first divider 5 frequency information about the sampling interval of the signal in time.

По заднему фронту первого синхроимпульса. поступающего на вход разшерения запуска регистра 3 с второго выхода 17.2 генератора 17 тактовых импульсов, осуществляется запись в него информации об уровне сигнала, поступившего на вход устройства в данный момент времени.On the trailing edge of the first clock. received at the input of the expansion of the launch of register 3 from the second output 17.2 of the generator 17 clock pulses, information is recorded in it about the level of the signal received at the input of the device at a given time.

По заднему фронту этого же синхроимпульса, поступающего на счетный вход второго делителя 6 частоты, осуществляется запись в него информации о шаге квантования сигнала по уровню.On the trailing edge of the same clock pulse received at the counting input of the second frequency divider 6, information is recorded in it about the step of quantizing the signal by level.

Допустим, что в этот момент времени сигнал изменился с нулевого уровня до уровня одного шага квантования (т.е. одного периода работы тактового генератора устройства). Тогда по второму синхроимпульсу, поступающему, на вход синхронизации второго делителя частоты с второго выхода 17.1 генератора 17 тактовых импульсов, на выходе второго делителя 6 частоты появляется сигнал переполнения, который поступает на счетный вход счетчика 7 и переводит его в единичное состояние. При этом информация об уровне сигнала, пришедшего на вход 25 устройства в данный момент времени, с группы входов регистра 2 поступает на первую группу входов сумматора 9, а информация об уровне эталонного сигнала в данный момент времени подается с группы выходов счетчика 7 на вторую группу входов сумматора 9. Сумма тор 9 производит вычитание кодов двух уровней сигналов. При этом на его группе выходов 9.1 появляется информация о величине отклонения двух уровней, которая поступает на первую группу информационных входов блока 11 и вторую группу входов блока 10 сравнения. Информация о знаке отклонения поступает с выхода 9.2 сумматора 9 на информационный вход блока 11.Suppose that at this point in time the signal has changed from zero to the level of one quantization step (i.e., one period of the device’s clock). Then, according to the second clock pulse, which arrives at the synchronization input of the second frequency divider from the second output 17.1 of the clock generator 17, an overflow signal appears at the output of the second frequency divider 6, which goes to the counting input of the counter 7 and puts it into a single state. In this case, information about the level of the signal that arrived at the input 25 of the device at a given time from the group of inputs of register 2 goes to the first group of inputs of the adder 9, and information about the level of the reference signal at a given time is supplied from the group of outputs of the counter 7 to the second group of inputs adder 9. Sum torus 9 subtracts codes of two signal levels. At the same time, information on the deviation of two levels appears on its group of outputs 9.1, which goes to the first group of information inputs of block 11 and the second group of inputs of block 10 of comparison. Information about the deviation sign comes from the output 9.2 of the adder 9 to the information input of the block 11.

Адрес, по которому осуществляется запись всей этой информации в блок 11. выставляется пользователем на группе 24 входов устройства и записывается в счетчик 20. Информация с группы выходов счетчика 20 адреса поступает на группу адресных входов блока 11.The address where all this information is recorded in block 11. is set by the user on the group of 24 inputs of the device and is recorded in the counter 20. Information from the group of outputs of the counter 20 addresses goes to the group of address inputs of the block 11.

Величина отклонения двух уровней сигналов сравнивается.в блоке 10 сравнения с допустимой в данный момент времени величиной отклонения.The deviation value of the two signal levels is compared. In the comparison unit 10, with the deviation value currently permissible.

Если допускаемая величина отклонения в данный момент больше фактической, то на выходе 10.1 блока 10 сравнения появляется единичный сигнал, который поступает на первый вход первого элемента И 12 и подготавливает его к срабатыванию.If the permissible deviation is currently greater than the actual one, then a single signal appears at the output 10.1 of the comparison unit 10, which arrives at the first input of the first element And 12 and prepares it for operation.

Первый синхроимпульс с третьего выхода 17.3 генератора 17 тактовых импульсов поступает на второй вход первого элемента И 12. Единичный сигнал с выхода первого элемента И 12 поступает на вход сброса счетчика 13 и обнуляет его.The first clock from the third output 17.3 of the clock generator 17 is supplied to the second input of the first element And 12. A single signal from the output of the first element And 12 is fed to the reset input of the counter 13 and resets it.

Если'допустимая величина в данный момент меньше фактической, то на выходеIf the permissible value is currently less than the actual value, then the output

10.2 блока 10 сравнения появляется единичный сигнал, который поступает на второй вход второго элемента 14 и подготавливает его к срабатыванию.10.2 block 10 comparison, a single signal appears, which is fed to the second input of the second element 14 and prepares it for operation.

Первый синхроимпульс с третьего выхода 17.3 генератора 17 тактовых импульсов поступает на первый вход второго элемента И 18. При этом на его выходе появляется единичный сигнал, который поступает на вход регистрации записи блока 11 и осуществляет запись в него информаций о величи- . не отклонения сигналов, знак этого отклонения и адресе микрокоманды, т.е. месте, в котором два сигнала не равны. Кроме того, единичный сигнал с выхода второго элемента И 18 поступает на первый вход второго элемента ИЛИ 19. Единичный сигнал с выхода второго элемента ИЛИ 19 поступает на счетный вход счетчика 20 и осуществляет его переадресацию. Кроме того, единичный импульс с выхода элемента И 18 поступает на счетные входы счетчиков.13 и 21 и переводит их единичное состояние.The first clock pulse from the third output 17.3 of the clock generator 17 is fed to the first input of the second element And 18. At the same time, a single signal appears at its output, which is fed to the recording recording input of block 11 and records information on the value in it. not signal deviations, the sign of this deviation and the address of the micro-command, i.e. A place where two signals are not equal. In addition, a single signal from the output of the second element AND 18 enters the first input of the second element OR 19. A single signal from the output of the second element OR 19 enters the counting input of the counter 20 and redirects it. In addition, a single pulse from the output of the element And 18 enters the counting inputs of the counters. 13 and 21 and translates their single state.

Дальше устройство работает аналогично описанному.Further, the device operates as described.

В случае, если число несовпадений, происходящих подряд, превышает какое-то заранее установленное значение, на выходе счетчика 13 появляется сигнал переполнения, который поступает на вход установки в Г триггера 14 и переводит его в единичное состояние. При этом пользователь устройства получает информацию об ошибке на выί ходе 30 устройства.If the number of mismatches occurring in a row exceeds some predetermined value, an overflow signal appears at the output of counter 13, which arrives at the input of the installation in trigger G 14 and puts it into a single state. In this case, the device user receives information about the error at the output 30 of the device.

Если общее число несовпадений превышает какое-то заранее установленное число, на выходе счетчика 21 также появляется сигнал переполнения, который поступает на вход установки в 1” триггера 22 и переводит его в единичное состояние. При этом пользователь получает сигнал ошибки на выходе 31 устройства.If the total number of mismatches exceeds some predetermined number, an overflow signal also appears at the output of counter 21, which is fed to the installation input in 1 ”trigger 22 and puts it into a single state. In this case, the user receives an error signal at the output 31 of the device.

При остановке устройства возможны три случая. Если число происходящих подряд несовпадений превышает определенную величину, то сигнал переполнения с выхода счетчика 13 поступает на первый вход первого элемента ИЛИ 15. Аналогичная ситуация происходит, если общее число несовпадений превышает определенную величину. Тогда сигнал переполнения с выхода счетчика 21 поступает на второй вход первого элемента ИЛИ 15. Если пользователь сам хочет остановить работу устройства, то необходимо на входе 28 установить единичный уровень, который поступает на третий вход первого элемента ИЛИ 15. Во всех трех случаях сигнал единичного уровня с выхода первого элемента ИЛИ 15 поступает на вход сброса в 0 триггера 16, который переходит в нулевое состояние. Сигнал нулевого уровня с прямого выхода триггера 16 поступает на вход генератора 17 тактовых импульсов и отключает его.When the device stops, three cases are possible. If the number of consecutive mismatches exceeds a certain value, then the overflow signal from the output of the counter 13 goes to the first input of the first OR element 15. A similar situation occurs if the total number of mismatches exceeds a certain value. Then the overflow signal from the output of the counter 21 goes to the second input of the first element OR 15. If the user himself wants to stop the operation of the device, then it is necessary to set the unit level at input 28, which goes to the third input of the first element OR 15. In all three cases, the signal is unit level from the output of the first element OR 15 goes to the reset input 0 of the trigger 16, which goes into the zero state. The signal of the zero level from the direct output of the trigger 16 is fed to the input of the generator 17 clock pulses and turns it off.

Claims (1)

Формула изобретенияClaim Устройство для контроля сигналов, содержащее первый счетчик, блок постоянной памяти и регистр, причем разрядные выходы первого счетчика соединены с группой адресных входов блока постоянной памяти, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения контроля аналоговых сигналов, в устройство введены коммутатор, два делителя частоты, четыре счетчика, аналого-цифровой преобразователь, сумматор, блок сравнения, блок опера тивной памяти, три триггера, генератор тактовых импульсов, причем выход конца команды блока постоянной памяти соединен с первым управляющим входом коммутатора, с вторым инверсным управляющим входом коммутатора, третьим инверсным управляющим входом коммутатора и вхо дов разрешения записи первого счетчика, выход коммутатора соединен со счетным входом первого счетчика, группа выходов интервала дискретизации блока постоянной памяти соединена с группой информационных входов первого делителя частоты и первой группой информационных входов второго счетчика, выход первого делителя частоты соединен с вторым информационным входом коммутатора, группа выходов квантования сигналов по уровню блока постоянной памяти соединена с группой информационных входов второго делителя частоты и второй группой информационных входов второго счетчика, выход второго делителя частоты соединен со счетным входом второго счетчика, выход разрешения суммирования блока постоянной памяти соединен с входом разрешения суммирования второго блока памяти, выход показателя формата блока постоянной памяти соединен с третьим информационным входом коммутатора, входом разрешения записи первого делителя частоты, входом разрешения записи второго делителя частоты и входом разрешения вычитания второго счетчика, группа выходов аналого-цифрового преобразователя соединена с группой информационных входов регистра, группа выходов которого соединена с первой группой входов сумматора, группа разрядных выходов второго счетчика соединена с второй группой входов сумматора, группа выходов допустимого отклонения контролируемого сигнала блока постоянной памяти соединена с первой группой входов блока сравнения, группа выходов сумматора соединена с второй группой входов блока сравнения и первой группой информационных входов блока оперативной памяти, информационный вход которого соединена с выходом переполнения сумматора, группа разрядных выходов первого счетчика соединена с второй группой информационных входов блока оперативной памяти, вход разрешения чтения которого соединена с шиной нулевого потенциала устройства, выход равенства блока сравнения соединен с первым входом первого элемента И, выход которого соединена с входом сброса в 0 третьего счетчика, выход переполнения которого соединен с входом установки в ”1 первого триггера и первым входом первого элемента ИЛИ, выход которого соединен с входом сброса в 0 второго триггера, выход которого соединен с входом запуска генератора тактовых импульсов, первый тактовый выход которого соединен с первым информационным входом коммутатора и счетным входом первого делителя частоты, второй тактовый выход генератора тактовых импульсов соединен с входом разрешения записи регистра, со счетным входом второго делителя частоты и счетным входом второго счетчика, третий тактовый выход генератора тактовых импульсов соединен с вторым входом первого элемента И и первым входом второго элемента И, второй вход которого соединен с выходом неравенства блока сравнения, выход второго элемента И соединен с входом разрешения записи блока оперативной памяти и первым входом второго элемента ИЛИ, выход которого соединен со счетным входом третьего счетчика, группа разрядных выходов которого соединена с группой адресных входов блока оперативной памяти, выход второго элемента И соединен со счетным входом четвертого счетчика и счетным входом пятого счетчика, выход переполнения которого соединен с 20 вторым входом первого элемента ИЛИ и входом установки в 1 второго триггера, группа информационных входов первого счетчика является группой входов начала контролируемых сигналов устройства, группа входов аналого-цифрового преобразова5 теля является группой входов аналоговых сигналов устройства, группа информационных входов третьего счетчика является группой входов задания режима устройства, вход разрешения записи третьего счетчика 10 является входом разрешения записи устройства, второй вход первого элемента ИЛИ является входом начальной установки устройства, второй вход второго элемента ИЛИ являете'^ входом разрешения записи ко15 манд устройства, вход установки в 1 первого триггера является входом запуска устройства, группа выходов блока оперативной памяти является группой выходов величины отклонения контролируемых сигналов, прямые выходы второго и третьего триггеров являются соответственно первым и вторым выходами ошибки устройства.A device for monitoring signals, comprising a first counter, a read-only memory block and a register, wherein the bit outputs of the first counter are connected to a group of address inputs of a read-only memory module, characterized in that, in order to expand the functionality by providing control of analog signals, a switch is inserted into the device, two frequency dividers, four counters, an analog-to-digital converter, an adder, a comparison unit, a random access memory unit, three triggers, a clock generator, and the output of the end of the coma The unit of read-only memory is connected to the first control input of the switch, to the second inverse control input of the switch, to the third inverse control input of the switch and to the write enable inputs of the first counter, the output of the switch is connected to the counting input of the first counter, the group of outputs of the sampling interval of the read-only memory unit is connected to the group information inputs of the first frequency divider and the first group of information inputs of the second counter, the output of the first frequency divider is connected to the second information m is the input of the switch, the group of outputs of quantization of signals by the level of the permanent memory block is connected to the group of information inputs of the second frequency divider and the second group of information inputs of the second counter, the output of the second frequency divider is connected to the counting input of the second counter, the permission output of the summation of the constant memory block is connected to the resolution input the summation of the second memory block, the output indicator of the format of the permanent memory block is connected to the third information input of the switch, the input permission from the first frequency divider, the write enable input of the second frequency divider and the subtract enable input of the second counter, the group of outputs of the analog-to-digital converter is connected to the group of information inputs of the register, the group of outputs of which is connected to the first group of inputs of the adder, the group of bit outputs of the second counter is connected to the second group adder inputs, the group of outputs of the permissible deviation of the monitored signal of the read-only memory block is connected to the first group of inputs of the comparison unit, the output group the adder is connected to the second group of inputs of the comparison unit and the first group of information inputs of the RAM block, the information input of which is connected to the overflow output of the adder, the group of bit outputs of the first counter is connected to the second group of information inputs of the RAM block, the read permission input of which is connected to the zero potential bus devices, the equality output of the comparison unit is connected to the first input of the first AND element, the output of which is connected to the reset input at 0 of the third counter whose overflow output is connected to the installation input in ”1 of the first trigger and the first input of the first OR element, the output of which is connected to the reset input 0 of the second trigger, the output of which is connected to the start input of the clock generator, the first clock output of which is connected to the first information input the switch and the counting input of the first frequency divider, the second clock output of the clock generator is connected to the register enable input, with the counting input of the second frequency divider and the counting input of the second of the counter, the third clock output of the clock generator is connected to the second input of the first element And and the first input of the second element And, the second input of which is connected to the output of the inequality of the comparison unit, the output of the second element And is connected to the write enable input of the RAM block and the first input of the second element OR, the output of which is connected to the counting input of the third counter, the group of bit outputs of which is connected to the group of address inputs of the RAM block, the output of the second AND element is connected to the counting the input of the fourth counter and the counting input of the fifth counter, the overflow output of which is connected to the 20th second input of the first OR element and the installation input to 1 of the second trigger, the group of information inputs of the first counter is the group of inputs of the beginning of the controlled signals of the device, the group of inputs of the analog-to-digital converter5 is a group the inputs of the analog signals of the device, the group of information inputs of the third counter is a group of inputs for setting the device mode, the recording permission input of the third counter 1 0 is the input of the write permission of the device, the second input of the first OR element is the input of the initial installation of the device, the second input of the second element OR is' ^ the input of the write permission of the device command 15, the installation input to 1 of the first trigger is the device start input, the group of outputs of the RAM block is group of outputs of the deviation of the monitored signals, the direct outputs of the second and third triggers are the first and second outputs of the device error.
SU894675016A 1989-02-21 1989-02-21 Signal checking device SU1667079A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894675016A SU1667079A1 (en) 1989-02-21 1989-02-21 Signal checking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894675016A SU1667079A1 (en) 1989-02-21 1989-02-21 Signal checking device

Publications (1)

Publication Number Publication Date
SU1667079A1 true SU1667079A1 (en) 1991-07-30

Family

ID=21440003

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894675016A SU1667079A1 (en) 1989-02-21 1989-02-21 Signal checking device

Country Status (1)

Country Link
SU (1) SU1667079A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1091346, кл. НОЗ К 21/34. 1983. Авторское свидетельство СССР N 1376088, кл. G 06 F 11 /16, 1986. *

Similar Documents

Publication Publication Date Title
US4191942A (en) Single slope A/D converter with sample and hold
SU1667079A1 (en) Signal checking device
US3471853A (en) Analog to digital converter
US3479493A (en) Digital controller with automatic balance and manually adjusted operating point
US3643169A (en) Waveform sensing and tracking system
RU1833841C (en) Device for object parameter control
SU1249536A1 (en) Digital filter
SU1591020A1 (en) Device for monitoring pulse sequences
RU2084899C1 (en) Shaft rotation frequency meter
SU1654855A2 (en) Adaptive commutator of telemetering system
SU1647435A1 (en) Voltage extremum meter
SU1443004A1 (en) Analog-digital data capture device
RU2032228C1 (en) Telemetering device
SU1459456A1 (en) Device for selecting signals of changing amplitude with time
SU1500827A2 (en) Sensing device having automatic calibration function
SU1374134A1 (en) Device for determining extremums of analog signal
RU1775049C (en) Data input device
SU601625A1 (en) Frequency-code converter
SU1536412A2 (en) Device for recognition of images
SU599161A1 (en) Information recording arrangement
RU2004920C1 (en) Device for centralized control over parameters
RU1829117C (en) Analog-to-digital converter
SU860081A1 (en) Statistical analyzer
SU1287060A1 (en) Device for parameter checking of integrated circuits
SU1674213A1 (en) Device for control of transport vehicle movement