SU1656556A1 - Анализатор экстремумов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам дл  обработки цифровых данных, и может быть использовано в системах экстремальною регулировани  а также дл  цифровой фильтрации помех Анализатор содержит ключ 1. генератор 5 тактовых импульсов , элементы И 22-28, триггеры 16-20. элементы ИЛИ 36, 37 элементы И-НЕ 30- 33, элемент НЕ 34, счетчики 6,7, дешифратор 21, пороговые элементы 1112, регистры 8-10, аналоговый сумматор 2 двоичные сумматоры 13.14, аналого-цифровой преобразователь 4 цифро-аналоговый преобразователь 3, формирователь импульсов 35 элемент задержки 29 блок 15 ключей считывани , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 38 св занные функционально Этим достигаетс  повышение точности определени  значени  экстремума 2 ил

Description

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для обработки цифровых данных, и может быть использовано в системах экстремального регулирования, а также для цифровой фильтрации помех.

Целью изобретения является повышение точности определения значения экстре| мума.

На фиг.1 прведена функциональная схема анализатора; на фиг.2 - графики исследуемых зависимостей.

Анализатор содержит (фиг.1) ключ 1, аналоговый сумматор 2, цифро-аналоговый преобразователь 3 (ЦАП), аналого-цифровой преобразователь 4 (АЦП), генератор 5 тактовых импульсов, счетчики 6,7, регистры 8-10, пороговые элементы 11, 12, двоичные сумматоры 13, 14, блок 15 ключей считывания, триггеры 16-20, дешифратор 21, элементы И 22-28, элемент 29 задержки, элементы И-НЕ 30-33, элемент НЕ 34, формирователь 35 импульсов, элементы ИЛИ 36, 37, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 38.

Анализатор работает следующим образом.

Напряжение исследуемого процесса через ключ 1 подается на вход АЦП 4, преобразуется в параллельный код с частотой выборки, определяемой блоком управления, выполненным на генераторе 5, счетчике 6, дешифраторе 21 и элементе НЕ 34. Параллельный код находится на выходе АЦП в течение последних шести тактов из девяти, задаваемых дешифратором 21 на соответствующих выходах.

Первый такт дешифратора 21 передним фронтом запускает АЦП 4, второй такт в режиме пологого экстремума при изменении знака производной исследуемого процесса стробирует сброс в нулевое состояние триггера 20. Третий такт - пустой, для обеспечения гарантированного времени преобразования. Четвертый такт стробирует двоичный сумматор 13 и схему выделения первого и последнего импульса в пачке, выполненную на элементе И-НЕ 30 и триггере 18. Пятый такт устанавливает в нулевое состояние триггер 17, разрешая прохождение импульса четвертого такта на двоичный сумматор 13 в следующем цикле измерения. Шестой такт стробирует схему выделения трех последовательных импульсов, выполненную на элементе И 27, счетчике 7, элементах И-НЕ 32, 33, элементе ИЛИ 37, триггере 19, и при возникновении данной ситуации стробирует двоичный сумматор 14, на выходах которого появляется значение пологого экстремума. Седьмой такт стробирует при определенных условиях за пись информации из регистра 8 в регистр 10. Восьмой такт в режиме крутого экстремума стробирует запись информации в регистр 9. Девятый такт стробирует пороговый элемент 11 и запись информации в регистр 8.

На первый вход двоичного сумматора 13 с АЦП 4 поступает текущее значение исследуемого сигнала в прямом коде, а на второй вход двоичного сумматора 13 - значение. измеренное в предыдущем такте в дополнительном коде, так как с вторым входом двоичного сумматора 13 соединен'инверсный выход регистра 8, а вход переноса младшего разряда двоичного сумматора 13 соединен с уровнем логической 1, Когда значение кода числа, поступающего с АЦП 4. больше или равно значению кода, хранящегося в данный момент, в регистре 8, уровень логического 0 появляется на инверсном выходе переноса старшего разряда двоичного сумматора 13. Таким образом на двоичном сумматоре 13 складывается предыдущий отсчет в дополнительном коде и последующий отсчет в прямом коде. Начало последовательности импульсов на инверсном выходе переноса сумматора 13 сигнализирует о том, что предыдущий отсчет является локальным минимумом, а конец последовательности - что соответствующий отсчет является локальным максимумом. Выделение сигналов о минимуме или максимуме равнозначно определению первого или последнего импульса в пачке, что и осуществляется с помощью элемента И-НЕ 30 и триггера 18. В частности, сигнал о максимуме выделяется на инверсном выходе триггера 18 и формирователе 35.

В исходном состоянии триггеры 17-20 и счетчик 7 обнулены, а триггер 16 находится в единичном состоянии, пороговый элемент 11 настроен так, что он выдает сигнал при превышении входной информации значения, близкого к верхнему пределу изморония АЦП 4, пороговый элемент 12 настроен так, что выдает сигнал при значении разности последующего и предыдущего отсчетов АЦП 4, равном значению, близкому к величине зоны нечувствительности АЦП 4.

Рассмотрим процесс выделения максимума для зависимостей с большой скоростью изменения сигнала При монотонном возрастании исследуемого сигнала нз инверсном выходе переноса д-зсичного сумматора 13 выделяются отрицательные импульсы с частотой и периодом. совпадающими с импульсами синхронизации двоичного сумматора 13, которые вырабатываются с четвертого выхода дешифратора 21 и через элемент И 26 подаются на управляющий вход двоичного сумматора 13 и вход элемента И-НЕ 30, на другой вход которого подаются импульсы обратной полярности с выхода переноса двоичного сумматора 13. На вход установки в единичное состояние триггера 18 в этом случае импульсы не проходят и триггер 18 по первому импульсу с выхода переноса двоичного сумматора 13 устанавливается в нулевое состояние. Пороговый элемент 12 не срабатывает, так как для круглых зависимостей приращение функции больше величины срабатывания.

При изменении знака производной исследуемого сигнала импульсы с выхода переноса двоичного сумматора 13 прекращаются и устанавливается уровень логической 1, который разрешает прохождение импульсов синхронизации через элемент И-НЕ 30 на вход установки в единичное состояние триггера 18, формирователь 35 выдает импульс при переключении триггера 18 из нуля в единицу, сигнализирующий о наличии максимума, и через элемент И 24 включает блок 15 ключей считывания, в результате чего на его выходе появляется значение максимума, записанное в предыдущем цикле измерения в регистре 8.

При анализе сигналов, у которых приращение функции за период дискретизации соизмеримо с величиной зоны нечувствительности АЦП, сработает пороговый элемент.12 и переключит триггер 16 в нулевое состояние. При этом нулевой уровень с прямого выхода триггера 16 запретит работу порогового элемента 12, элемента И 24 и элемента И 22, импульсы записи информации в регистр 9 не будут проходить с восьмого выхода дешифратора 21 и в регистре 9 запомнится значение входного напряжения (fxo, фиг.2). Единичный уровень с инверсного выхода триггера 16 включит элемент И 25, пороговый элемент 11 и переключит ключ 1 так, что на вход АЦП 4 будет подаваться разность напряжений f i(x) = f(x) - fxo (фиг.2) с выхода аналогового сумматора 2. На его минусовом входе зафиксируется аналоговый уровень с выхода цифро-аналогового преобразователя 3, эквивалентный цифровому коду в регистре 9. На плюсовой вход подается входное напряжение исследуемой зависимости, Изменение разности этих двух сигналов, усиленной в к раз, будет повторять форму входного сигнала, при этом приращение функции за период дискретизации увеличится в к раз и анализатор будет продолжать работу как для зависимостей с большой скоростью изменения сигнала, расмотренной ранее.

При подходе к зоне нечувствительности АЦП 4 уже с новым коэффициентом усиления возможно случайное изменение разности кодов на выходе двоичного сумматора 13 как в положительную, так и в отрицательную область. Это вызовет переключение триггера 18, но в этом режиме импульс с формирователя 35 не пройдет через элемент И 24 на блок 15 ключей считывания, а обнулит счетчик 7 и включит триггер 1$. Единичный уровень с выхода триггера 19 разрешит прохождение тактовых импульсов с шестого выхода дешифратора 21 через элемент И 27 на счетный вход счетчика 7, коэффициент пересчета которого равен трем.

Если счетчик 7 зафиксирует три импульса до момента следующего изменения знака производной входного сигнала, то импульс переполнения будет являться признаком появления максимума. Так как импульс переполнения устанавливает триггер 19 и через элемент ИЛИ 37 счетчик 7 в нулевое состояние, его длительность будет равна времени переходных процессов в счетчике 7, поэтому для надежной работы устройства применяется схема типа защёлки на элементах И-НЕ 32 и 33, которая растягивает импульс переполнения до длительности тактового импульса. Выделенный импульс проходит через элемент И 28 в следующих, случаях:

а) на выходе триггера 18 единичный уровень. что соответствует нисходящей ветви, и на знаковом выходе АЦП 4 едничный уровень, что сигнализирует о положительной полярности входного сигнала, б) на выходе триггера 18 нулевой уровень и на знаковом выходе АЦП 4 нулевой уровень.

Входной сигнал отрицательной полярности возможен в том случае, если в момент включения нового режима, когда в регистре 9 зафиксируется текущее значение сигнала, исследуемый сигнал начнет уменьшаться и на выходе аналогового сумматора появится 'напряжение отрицательной полярности. Именно в этих двух случаях единичный уровень устанавливается на выходе элемента ИСКЛЮЧАЮЩЕГО ИЛИ-НЕ 38 и разрешает прохождение импульса, сигнализирующего о появлении максимума, через элемент И 28. Этот импульс в рассмотренном режиме проходит через элемент И 25 и стробирует двоичный сумматор 14, на первом входе которого установлена информация о зафиксированном в регистре 9 опорном уровне (fxo. фиг.2), на втором - разность между исследуемым сигналом в момент максимума и опорным уровнем. При этом данная информация записывется в регистр 10 по следую7 щему алгоритму. При изменении знака производной импульс с формирователя 35 включает триггер 20 в единичное состояние, тем самым разрешая прохождение с седьмого выхода дешифратора 21 тактового им- 5 пульса через элемент И 23 на запись информации в реп4Сф10изрегмстра8,атаккакврегистре8на>ОД4пся еще предыдущий отсчет, следовательно, в регистр 10 записывается знамение истинного максимума, а не следующего за ним отсчета.В следующем цикле из- 10 мерения импульс с второго выхода дешифратора через элемент И-НЕ 31 сбросит тригер 20 в нулевое состояние, тем самым запрещая запись информации в регистр 10 для поихода следующего импульса изменения знака 15 производной, в противном случае на выходе двоичного сумматора 14 в момент переполнения счетчика 7 выделяется значение истинного максимума. Для простоты реализации разностный сигнал на аналоговом 20 сумматоре 2 увеличивается на величину, кратную 2^П, а значение, подаваемое с регистра 10 на вход двоичного сумматора 14, уменьшается на эту же величину путем сдвига на η разрядов. Импульс, стробирующий 25 двоичный сумматор 14, через элемент ИЛИ 36 и элемент 29 задержки устанавливает триггер 16 в единичное состояние и переключает устройство в исходное состояние. Пороговый элемент 11 может включиться 30 только на втором пределе измерения в случае, когда пологий участок имеет длительную протяженность, и за это время преобразованная функция (fi(x), фиг.2) приблизится к пределу измерения АЦП 4. 35

В этом случае через элемент ИЛИ 36 и элемент 29 задержки переключится триггер 16 в единичное состояние, т.е. на первый, предел, в регистре 9 запишется новый код и‘ если скорость приращения функции не из- 40 менится, пороговый элемент 12 снова переключит триггер 16 в нулевое состояние, т.е. на второй предел измерения, и процесс анализа повторится до выделения максимума.

Так как первая после переключения ре- 45 жима разность двух отсчетов не несет информации об истинном характере изменения исследуемой зависимости, что может привести к сбоям устройства, она исключается из анализа на сумматоре 13 с 50 помощью триггера 17, который управляет прохождением стробирующего импульса. Триггер 17 устанавливается в разрешающее состояние импульсом с пятого выхода дешифратора 2! Переключение триггера 16 55 на второй предел осуществляется либо в случае выделения максимума, что соответствует шестому тактовому импульсу дешифратора 2! либо сигналом порогового элемента 11 по девятому тактовому импуль су. Если любое из этих событий состоится, то триггер 17 через элемент ИЛИ 36 будет установлен в запрещающее состояние к моменту прохождения стробирующего импульса, соответствующего четвертому тактовому импульсу дешифратора 2! и через элемент И 26 он не пройдет на сумматор

13. Следующий за ним пятый тактовый импульс дешифратора 21 установит триггер 17 в разрешающее состояние и, если переключение режима не состоится, стробирующий импульс пройдет на сумматор 13 в следующем цикле измерения.

Claims (1)

1. Формула изобретения

   Анализатор экстремумов, содержащий ключ, генератор тактовых импульсов, пять элементов И, четыре триггера, два элемента ИЛИ, четыре элемента И-НЕ, элемент НЕ. два счечтика, дешифратор, два пороговых элемента, два регистра, аналоговый сумматор, первый двоичный сумматор, аналого-цифровой преобразователь, цифро-аналоговый преобразователь, формирователь импульсов, элемент задержки, блок ключей считывания, выход которого является выходом предыдущего значения максимума анализатора, информационный вход блока ключей считывания соединен с прямым выходом первого регистра, инверсный выход которого подключен к первому информационному входу первого двоичного сумматора, второй информационный вход которого соединен с информационными входами первого порогового элемента, первого и второго регистров и выходом аналогоцифрового преобразователя, информационный вход которого соединен с выходом ключа, первый информационный вход которого соединен с первым входом аналогового сумматора и является входом анализатора, второй вход аналогового сумматора подключен к выходу цифро-аналогового преобразователя, а выход - к второму информационному входу ключа, управляющий вход которого соединен с входом разрешения сравнения первого порогового элемента, первым входом первого элемента И и инверсным выходом первого триггера, выход первого элемента 14 соединен о первым входом первого элемента ИЛИ, второй вход которого подключен к выходу первого порогового элемента, выход первого элемента ИЛИ через элемент задержки подключен к единичному входу первого триггера, прямой выход которого соединен с входом разрешения сравнения второго порогового элемента и первыми входами второго и третьего элементов И, выход третьего элемента И подключен к управляющему вхо ду блока ключей считывания, второй вход третьего'элемента И соединен с единичным входом второго триггера, с первым входом второго элемента ИЛИ и выходом формирователя импульсов, второй вход второго эле- ! мента ИЛИ соединен с нулевым входом второго триггера, первым входом первого элемента И-НЕ и выходом переполнения первого счетчика, вход установки в 0 которого подключен к выходу второго элемента 1 ИЛИ, счетный вход первого счетчика соединен с выходом четвертого элемента И, первый вход которого подключен к выходу второго триггера, а второй вход - к первому выходу дешифратора и к первому входу вто- 1 рого элемента И-НЕ, второй вход которого подключен к выходу первого элемента И-НЕ, второй вход которого соеданен с выходом второгоэлеменга И-НЕ, первый вход пятого элемента И подключен к второму выходу дешифратора, выход пятого элемен- 2 та И соединен с первым входом третьего элемента И-Н Е и синхровходом первого двоичного сумматора, информационный выход которого соединен с информационным входом второго порогового элемента, выход которого соединен с нулевым входом первого триггера, выход переноса первого двоичного сумматора соединен с вторым входом третьего элемента И-НЕ и нулевым входом третьего триггера, единичный вход которого соединен с выходом третьего элемента И-НЕ, а выход - с входом формирователя импульсов, третий выход дешифратора «ерез элемент НЕ подключен к тактовому входу аналого-цифрового преобразователя, четвертый- и пятый выходы дешифратора подключены соответственно к входу разрешения записи первого регистра и к второму входу второго элемента И, выход которого соединен с входом разрешения записи второго регистра, выход которого подключен к входу цифроаналогового преобразователя, шестой выход дешифратора соединен с первым входом четвертого элемента И-НЕ, выход которого соединен с нулевым входом четвертого: триггера, выход'генератора тактовых импульсов подключен к счетному входу второго счетчика, выход которого соединен с входом дешифратора, отличающийся тем, что, с целью повышения точности определения значения экстремума, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, второй двоичный сумматор, третий регистр, пятый триггер, шестой и седьмой элементы И, выход первого элемента ИЛИ подключен к единичному входу пятого триггера, инверсный выход которого подключен к второму входу пятого элемента И, а нулевой вход соединен с седьмым выходом дешифратора, восьмой выход которого подключен < первому входу шестого элемента И, второй вход которого соединен с прямым выходом четвертого триггера, единичный вход которого О подключен к выходу формирователя импульсов, зход запрета сравнения первого порогового элемента соединен с четвертым выходом дешифратора, выход шестого элемента,И соединен с входом резрешения записи третьего регистра, информационный вход которого подключен к прямому выходу первого регистра, выход третьего'регистра подключен к первому информационному входу второго двоичного сумматора, еторой информационный вход которого подключен к выходу второго регистра, выход первого элемента И соединен с синхровходом второго двоичного сумматора, выход которого является выходом значения максимума анализатора, первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-HE соединены соответственно с выходом третьего триггерί и знаковым выходом аналого-цифрового преобразователя, а выход - с первым входом седьмого элемента И, второй вход которого подключен к выходу второго элемента ΜΗ Е. а выход -- к второму входу первого элемента И, выход второго триггера соединен с вторым входом четвертого элемента И-НЕ.

   Фиг.2