SU1233173A1 - Анализатор экстремумов - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и автоматики. Цель изобретени  - повышение точное- ти определени  значени  и момента повышени  экстремума. Дл  достижени  цели анализатор содержит два пороговых элемента, сумматор, аналого- цифровой преобразователь, аналоговый сумматор, блоки ключей считывани , дополнительные триггер и элемент И, элемент задержки, соответственно соединенные с другими узлами схемы. Данное изобретение обеспечивает повышение точности определени  место положени  экстремума типа максимум и может использоватьс  дл  слежени  в реальном масштабе времени за процессами химического производства, температурными режимами и испытани ми материалов на раст жение, сжатие в различных режимах в системах экстремального регулировани . 2 ил. с & (Л 00 W) :«:)

Description

Изобретение относитс  к автомати- ке и вычислительной технике, в частности к устройствам дл  обработки цифровых данных, и может быть использовано в системах экстремально- го регулировани ,

Цель изобретени  - ловышение точности определени  значени  и момента по влени  экстремума.

На фиг, 1 представлена функцио- иальна  схема устройства; на фиг.2 - графики исследуемых зависимостей.

Устройство содержит (фиг.1) ключ 1 , элемент НЕ 2, аналого- цифровой преобразователь 3, аналоговый сумма- тор 4, генератор 5 тактовых импульсов , первый и второй счетчики 6 и 7 соответственно, дешифратор 8, резисторы 9 и 10, сумматор П., пороговые элементы 12-13, триггеры 14-17 цифроаналоговый преобразователь 18, первьй и второй блоки ключей (считывани ) 19-20, элементе И 21-25, элементы ИЛИ 26-27, элементы И-НЕ 28-32, формирователь 33 импульсов, элемент 34 задержки.

Блоки ключей 19-20 считывани  могут быть выполнены, например, на элментах И, первые входы которых объединены и образуют управл ющий вход блока, а вторые входы образуют информационный вход блока.

Устройство работает следующим образом.

Напр жение исследуемого процесса через ключ I подаетс  на вход аналого-цифрового преобразовател  3 и преобразуетс  в параллельный код с частотой выборкиj определ емой

блоком управлени , выполненным на генераторе 5, счетчике 6, дешифраторе 8 и элементе НЕ 2. Параллельный код находитс  на выходе аналого-цифрового преобразовател  3 в течение последних четырех тактов из семи, задаваемых дешифратором 8, третий такт дешифратора 8  вл етс  синхроимпульсом дл  записи информации в регистр 10 и стробировани  сумматора 1 1 , четвертый такт дешифратора 8 стробирует схему вьщелени  импульса экстремума, на элементах ИЛИ 27,, И 25, И-НЕ 31 и 32, счетчика 7, п тый такт дешифратора 8 разрешает запись информации в регистр 9. На первьй вход сумматора 1 1 с аналого- цифрового преобразовател  3 поступает текущее значение исследуемого сигнала в пр мом коде, а на второй

о

0

S

732

вход сумматора Н - значение, изме- ренное в предьщущем такте в дополнительном коде, так как с вторым входом сумматора 11 соединен инверсный выход регистра 9, а вход переноса младшего разр да сумматора 11 соединен с уровнем логической 1.. Когда значение кода числа, поступающего с аналого-цифрового преобразовател  3, больше или равно значению кода, хран щегос  в данньй момент в регистре 9,. уровень логического ну- л  по вл етс  на инверсном выходе переноса старшего разр да сумматора П. Таким образом, на сумматоре 11 складывае1тс  предьздущий отсчет в дополнительном коде и последующий отсчет в пр мом коде. Начало последовательности импульсов на инверсном выходе переноса сумматора. 1i сигнализирует о том, что предыдущий отсчет  вл етс  локальным минимумом, а конец последовательности - соответствующий отсчет  вл етс  локальным максимумом. Выделение сигнала о миним / ме производитс  с помощью элемента И-НЕ 28 на пр мом выходе триггера 16, а сигнала, о максимуме - на инверсном выходе триггера 16 .

г

В нсходном состо нии счетчик 7, триггеры 16-17 обнулены, а триггеры 14-15 наход тс  в единичном состо нии , пороговый элемент 12 построен так, что, он вьщает сигнал при превышении входной информации значени , близкого к верхнему пределу измерени  аналого-цифрового преобразовател  3, пороговый элемент 13 настроен так, что выдает сигнал при значении разности последующего и предыдущего отсчетов аналого-цифрового преобразовател , равном значению, близкому к величине зоны нечувствительности аналого-цифрового преобразовател , На выходе элемента И-НЕ 30 уровень логический единицы.

Рассмотрим процесс выделени  максимума р;л  зависимостей с большой скоростью изменени  производной. При монотонном возрастании входного напр жени  ка инверсном выходе переноса сумматора 11 вьщел ютс  отрицательные импульсы с частотой и периодом , совпадающими с импульсами синхронизации сумматора 11„ которые вырабатываютс  с третьего выхода дешифратора 8 и через элемент И 22 подаютс  на управл ющий вход сумматора

1 1 и вход элемента И-НЕ 28-, на другой вход которого подаютс  импульсы обратной пол рности с выхода переноса сумматора 11. На вход установки в единичное состо ние триггера 16 в этом случае импульсы не зроход т в триггер 16 по первому импульсу с выхода переноса сумматора установитс  в нулевое состо ние. Пороговый элемент 13 не срабатывает, так как дл  крутых зависимостей приращение функции больше величины срабатывани  При изменении знака производной входного напр жени , импульсы с выхода переноса сумматора прекращаютс  и- устанавливаетс  уровень логической единицы, который разрешает прохождение импульсов синхронизации через элемент И-НЕ 28 на вход установки в единичное состо ние триггера 16, формирователь 33 выдает импульс на переключение триггера 16 из нул  в единицу, сигнализирующий о наличии максимума, и через элемент И 23 включит блок 20 ключей считывани , в результате чего на его выходе по витс  значение максимума, записанное в предыдущем цикле измерени  в. регистре 9.

При анализе зависимостей, у которых приращение функции за период дискретизации соизмеримо с величиной зоны нечувствительности аналого-цифрового преобразовател , сработает пороговый элемент 13 и переключит триггер 15 в нулевое состо ние. При этом нулевой уровень с пр мого выход триггера 15 запретит работу порого- :вого элемента 13, элемента И 21 и элемента И 23. Импульсы записи ин- 1формации в регистр 10 не будут проходить с третьего выхода дешифратора 8 через элемент И 21 и в регистре 10 запомнитс  значение входного напр жени  (fxp, фиг.2) в момент переключени  триггера 15. Единичный уровень с инверсного выхода триггера 15 включит элемент И 24, пороговый элемент 12 и переключит ключ 1 так, что на вход аналого-цифрового преобразовател  3 будет подаватьс  напр жение с выхода вычитающего усилител  4. На его минусовом входе зафиксируетс  аналоговый уровень, с выхода цифроаналогового преобразовател  18, эквивалентный цифровому коду в регистре 10. На плюсовой вход подаетс  входное напр жение исследуемой зависимости . Изменение разницы этих двух

с;5,.-;;алов усилеккой в к раз, будет повтор ть форму входного сигнала, при этом приращение функции за период дискретизации увеличитс  в К раз и анализатор будет продолжать работу как дл  зависимостей с большой скоростью изменени  производной, рассмотренной ранее. При подходе к зоне нечувствительности аналого-цифро0 вого преобразовател  3 уже. на втором пределе, возможно случайное изменение разности кодов на выходе сумматора 11 как в положительную, так и в отрицательную область. Это вызовет

5 переключение триггера 16, но в этом режиме импульс с формировател  33 не пройдет через элемент И 23 на блок ключей 20 считывани , а обнулит счетчик 7 и включит триггер 17, ко0 торый разрешит прохождение тактовых импульсов с четвертого выхода дешифратора 8 через элемент И 25 на счетный вход счетчика 7, коэффициент це- ресчета которого равен трем. Если

5 счетчик 7 зафиксирует три импульса до момента следующего изменени  знака первой производной входного напр жени , то импульс переполнени  будет  вл тьс  признаком по влени  максимума. Так как импульс переполнени  устанавливает триггер 17 в нулевое состо ние и через элемент ИЛИ 27 обнул ет счетчик 7, его длительность будет равна времени переходных процессов в счетчике 7, поэтому дл  на5 дежной работы устройства примен етс  схема типа защелки на элементах И-НЕ 31 и 32, котора  раст ги- вает импульс переполнени  до длительности импульса с четвертого выхода дешифратора В. Данный импульс проходит через элемент И 24, так как на другой его вход поступает единичный уровень с вьгхода триггера 15, и через элемент ИЛИ 26 и элемент 34 задержки переключает триггер 14 и триггер 5, который возвращает в первоначальное состо ние элементы устройства , а именно: включает элементы И 21 и 23 пороговый элемент 13; выключает элемент И 24 пороговый элемент I2 и переключает ключом 1 вход аналого- цифрового преобразовател  на вход устройства. Нулевой уровень с инверсного выхода триггера 14 через

элементы И-НЕ 29 разрешает происхождение импульса с третьего выхода дешифратора 8 через элемент И-НЕ 30 на управл ющий вход ,блока 19 ключей

0

0

5

считывани , на выходе которого по витс  цифровой код с вьгхода аналого- цифрового преобразовател  3, соответствующий измеренному входном |Г нап р жению, близкому к истинному макси- муму.

Так как импульс с вьгхода И-НЕ 30 выдел етс  отрицательной пол рности, а импульс с третьего выхода де1пиф- ратора 8 приходит на вход элемента И 22 положительной пол рности, то он на выход элемента И 22 не пройдет тем самым исключаетс  из анализа сумматора 11 перва  после переключе- ни  разность двух отсчетов, котора  не несет информации об истинном характере изменени  зависимости и может привести к сбою устройства. Пороговый элемент 12 может включатьс  только на втором пределе измерени  в случае, когда пологий участок имеет длительную прот женность, и за это врем  исследуема  функци  (f (х),фиг ,2) приблизитс  к пределу измерени  аналого-цифрового преобразовател  3. В этом случае через элемент ИЛИ 26 и элемент 34 задержки переключитс  триггер 15 на первый предел, в регистре 10 запишетс  но- вый код и, если скорость приращени  функции не изменитс , то пороговый элемент 13 снова переключит триггер 5 на второй предел и процесс анализа повторитс  до тех пор, пока не будет выделен максим ум.

Claims (1)

1. Формула изобретени 

   Анализатор экстремумов, содер

   жапщй .ключ, генератор тактовых импульсов , четыре элемента И, три триггера , два элемента ИЛИ, п ть элементов И-НЕ, элемент НЕ, первый и вт о- рой счетчики, выход.первого из которых соединен с входом дешифратора, первый выход которого через элемент НЕ соединен с управл ющим входом аналого-цифрового преобразовател , выход которого подключен к информационному входу первого регист ра, тактовьм вход которого соединен с вторымвыходом дешифратора, третий выход которого подключен к первым входам первого элемента И и первого элемента , выход которого соединен с первым входом второго элемента И-НЕ, выход которого подключен к второму входу первого элемента И-НЕ, а второй вход объединен с нулевым входом первого триггера, первым входом первого элемента ИЛИ и подключен к инверсному выходу второго счетчика, счетный вход и вход сброса которого соединены соответственно с выходами первого элемента И и первого элемента ИЛИ, второй вход которого обтэединен с единичным входом первого триггера, выход которого подключен к второму входу первого элемента И, инверсный выход второго триггера подключен к входу формировател  импульсов, отличаю- .щ и и с   тем, что5 с целью повышени  точности определени  значени  и момента по влени  экстремума, в него введены два пороговьгх элемента, суюматорз цифроаналоговый преобразователь , вычитающий усилитель, два блока ключей считывани  четвертью триггер, элемент задержки и п тый элемент И, при этом выход генератора тактовых импульсов соединен со счетным входом первого счетчика, а первый информационный вход ключа объединен с первым входом аналогового сумматора и  вл етс  входом анализатора , второй информационный вход ключа соединен с выходом аналогового сумматора, а выход подключен к информационному входу аналого-цифрового преобразовател , выход которого подключен к информационным входам первого порогового элемента, второго регистра, первого блока ключей считывани . Входам первого слагаемого сумматора, вход второго слагаемого кото)эого подключен к инверсному выхо ду первого регистра, пр мой выход которого соединен с информационным входом второго блока ключей считывани , выход 1 ;оторого  вл етс  выходо предыдущего значени  максимума анализатора , вход переноса младшего разр да сумматора подключен к шине логической единицы, синхррвход суг-шатора объединен с первым входом третьего элемента И-НЕ и соединен с выходом третьего элемента И, первый вход которого объединен с нулевым входом третьего триггера, пер- вцм входом четвертого и выходом п того элементов И-НЕ и управл ющим входом первого блока ключей считывани , выход которого  вл етс  выходом истинного максимума анализатора, выход суммы сумматора подключен к

   информационному входу второго порогового элемента, управл ющий вход которого объединен с первыми входами первого и четвертого элементов И и подключен к пр мому выходу четвертого триггера, инверсньш выход которог соединен с управл ющими входами пер- вого порогового элементаJ ключа и первым входом п того элемента И, второй вход которого подключен к выходу второго элемента И-НЕ, а выход - к первому входу второго элемента ИЛИ и к единичному входу третьего триггера , при этом выход формировател  и|ч- пульсов соединен с единичным входом второго триггера и вторым входом четвертого элемента И, выход которого подключен к управл ющему входу второго блока ключей считывани , выход второго порогового элемента с оединен с нулевьш входом четвертого триггера, единичньй вход которого через элемент задержки подключен к выходу второго элемента ИЛИ, второй

   вход которого соединен с выходом первого порогового элемента, инверсный выход переноса старшего разр да сумматора подключен к второму входу третьего элемента И-НЕ и нулевому входу первого триггера, единичный вход которого соединен с выходом третьего элемента И-НЕ, выход второго регистра подключен к информационному входу цифроаналогового преобразовател , выход которого соеди- нен с вторым входом аналогового сумматора, второй вход третьего элемента И подключен к четвертому выходу дешифратора, второму входу первого элемента Инк первому входу п того элемента И-НЕ, второй вход которого соединен с выходом четвертого элемента И-НЕ, второй вход которого подключен к выходу третьего триггера, п тый выход дешифратора соединен со стробирукхцим входом первого порогового элемента .

   .Г

   Ь

   Xf; Х 7 Jff Xrtjj Xj Xmp X

   f/e.2

   Редактор С.Патрушева

   Составитель Э.Сечина Техред М.Ходанич

   Заказ 2773/52

   Тираж 671 о Подписное ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб . , д.4/5

   Производственнс-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   Корректор С.Черни