SU1649552A2

SU1649552A2 - Устройство дл адресации блоков пам ти

Info

Publication number: SU1649552A2
Application number: SU884620436A
Authority: SU
Inventors: Николай Григорьевич Пархоменко; Владимир Юрьевич Лозбенев; Сергей Викторович Козелков; Владимир Григорьевич Черняев
Original assignee: Войсковая Часть 32103
Priority date: 1988-12-14
Filing date: 1988-12-14
Publication date: 1991-05-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл адресации блоков пам ти в системе пам ти и вп етс усовершенствованием устройства по авт. ев, № 1394217, Целью изобретени вл етс расширение функциональных возможностей устройства, В устройство введены п элементов И 17 третьей группы, п коммутаторов 18 группы, сумматор 20, Устройство обладает однородной структурой, что делает возможным его микроэлектронное исполнение. 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике, может быть использовано для адресации блоков в системе памяти и является усовершенствованием изобретения по айт. св. № 1394217.

Цель изобретения - расширение функциональных возможностей устройства.

На чертеже приведена функциональная схема устройства.

Устройство содержит группу переключателей 1, первую группу элементов И 2, группу η регистров 3 условных адресов, группу η схем 4 сравнения, счетчик 5, регистр 6 сдвига, вторую группу η элементов И 7, группу элементов ИЛИ 8, элемент ЮТИ 9, коммутатор 10, элемент И 11. входы сброса.(12), режима работы (13), тактовый (14), адресный (15), установки флага годности (16), η элементов И 17 третьей группы, η коммутаторов 18 группы, второй- вход 19 режима работы устройства, сумматор 20 и выход 21 логического адреса устройства.

Устройство работает следующим образом.

Принцип работы устройства основан на присвоении неотключенным блокам памяти последовательно-непрерывных адресов и,- в соответствии с этим на установлении взаимно однозначного соответствия между логическими и физическими адресами блоков памяти.

Устройство работает в двух режимах: в режиме присвоения условных непрерывных адресов неотключенным блокам памяти и в режиме выбора блока при обращении к памяти. Работа устройства в этих режимах не отличается от работы известного устройства, причем в первом режиме на входе 13 должен быть сигнал высокого уровня (ВУ), а во втором режиме сигнал низкого уровня (НУ).

В режиме работы блока при обращении к памяти (НУ на входе 13) можно (независимо от выбора блоков) совершать преобразование физического адреса, в логический адрес блока.

Для этого подачей тактовых импульсов на вход 14 устройства следует установить регистр 6 сдвига в положение преобразуемого физического адреса и затем установить на входе 19 устройства сигнал ВУ. При этом сработавший элемент И 17 третьей группы разрешает прохождение через коммутатор 18 и сумматор 20 на выход 21 устройства логического адреса с выхода соответствующего регистра 3. Таким образом, если на входе 13 находится сигнал НУ, на выходе 19 сигнал ВУ, то на сумматор 20 поступают коды нуля со всех коммутаторов 18 (кроме одного), и с одного коммутатора логический адрес блока памяти, соответствующий установленному В регистре 6 физическому адресу.

Claims

Формула изобретения Устройство для адресации блоков памяти по авт, св. № 1394217, о т л и чающееся :: тем, что, с целью расширения функциональных возможностей, в него введены третья груп па η элементов И (n = 1,2,. .., i,..., п) , группа η коммутаторов и суммаФор, причем первый вход i-ro элемента И третьей группы соединен с выходом i-ro разряда регистра сдвига, выход i-ro элемента И третьей группы соединен с управляющим входом i-ro коммутатора группы, информационный вход которого соединен с выходом i-ro регистра условных адресов, а выход с i-м входом сумматора, выход которого является выходом логического адреса устройства, а второй вход i-ro элемента И третьей группы является вторым входом задания режима работы устройства.