SU525083A1 - Устройство дл поиска экспериментальных значений - Google Patents
Устройство дл поиска экспериментальных значенийInfo
- Publication number
- SU525083A1 SU525083A1 SU2127664A SU2127664A SU525083A1 SU 525083 A1 SU525083 A1 SU 525083A1 SU 2127664 A SU2127664 A SU 2127664A SU 2127664 A SU2127664 A SU 2127664A SU 525083 A1 SU525083 A1 SU 525083A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- bit
- outputs
- inputs
- group
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных машинах и устройствах дискретной автоматики дл определени экстремальных значений,
Известно устройство, содержащее регистры , группу элементов И элементы ИЛИ TiE 1И. Известное устройство имеет низкое быстродействие и не позвол ет выдел ть параметры по мере уменьшени (увеличени ) их значени . Наиболее близким к изобретению вл етс устройство, содержащее регистры, группу элементов ИЛИ, первую группу элементов И и группу элементов НЕ. Это устройство имеет низкое быстродействие при выделении параметров по мере возрастани их значени и не позвол ет указывать номера регистров по мере определени значений параметров, содержащихс в них,
Целью изобретени вл етс повышение быстродействи и расширение функциональных возможностей. В описываемом устройстве это достигаетс тем, что оно содержит вторую группу элементов И, блок
запуска, блок фиксации значени параметра, блок фиксации адреса, разр дные элементы И и ИЛИ, причем выходы первых разр дов всех регистров непосредственно, а выходы остальных разр дов регистров через первые разр дные элементы И соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединенысо входами группы элементов НЕ и информационными входами элементов И первой группы, управл ющий вход которой соединен с управл ющим входом элементов И второ группы и с первым Е.ЬКОДОМ блока запуска, вход которого соединен со входом устройства , выходы элементов И первой группы соединены с информационными входами блок фиксации значени параметра, управл ющий вход которого соединен со вторым выходом блока запуска и управл ющим входом блока фиксации адреса, информационные входы которого соединены с выходами элементов И второй группы, первый выход группы элементов НЕ непосредственно, а остальные - через вторые разр дные элементы И соединены с первыми входами разр дных элементов ИЛИ всех регистров, вторые входы которых, кроме соответствующих первому разр5щу всех регистров, соединены с выходами соответствующих первых разр дных элементов И , вторые входы разр пных элементов ИЛИ, соответствующих первому разраду соединены с его выходом непосредственно, выходы разр дных элемей тов ИЛИ каждого регистра, кроме последнего , соединены со входами первого и вто- рогоразр дных элементов И последующих разр дов, выходы разр дных элементов ИЛ последнего разр да всех регистров соединены с информационными входами второй группы элементов И. На чертеже приведена структ эна схема описываемого устройства. Оно содержит блок 1 запуска, блок 2 фиксации значени параметра, блок 3 фикСосто ние триггеров слова
Таблица сации адреса, элементы И 4 первой группы , элементы И 5 второй группы, регист- РЬ1 6, триггеры 7 регистров, первые разр дные элементы И 8, группу элементов ИЛИ 9, группу элементов НЕ 1О, вторые разр дные элементы И 11 и разр дные элементы ИЛИ 12. До прихода импульса Запрос с выхода блока запуска (момент его по влени синхронизирован относительно момента фиксации значений параметров в регистрах и по вл етс несколько позже на врем , необходимое на установление переходных процессов ) на выходах элементов ИЛИ 12 и элементов НЕ Ю устанавливаютс потенциалы в зависимости от значений параметров, зафиксированнььх в регистрах (см. таблицу).
На выходе 1-го разр да по вл етс единичный сигнал (экстремальное значение параметра в разр д®)
1,
который инвертируетс и прикладываетс на входы элементов ИЛИ 12 1-го разр да . Сигналы с выходов элементов ИЛИ 12 1-го разр да соответственно поступают на первые входы разр дных элементов И 8 2-го разр да.
Как видно, из таблицы с выходов элементов И 8 3-го и 5-го регистров снимаютс нулевые потенциалы, а с остальных - единичные, т. е. третий и п тый регистры из дальнейшего анализа исключаютс .
Элемент ИЛИ 9 позвол ет определ ть экстремальное значение параметра во 2-м
разр деJ 3 ,
а-На выходах элементов ИЛИ 12 устанавливаютс потенциалы
-° 1, Р.
-О.
Р 1 РИ о.Р. i.
Claims (1)
1 -а 3Таким образом, третий, п тый и первый регистры из последующего рассмотрени исключены. Этими сигналами опрашиваютс состо ни последующих триггеров; поскольку триггеры 7 3-го разр да наход тс в нулевом состо нии, на выходе элементов ИЛИ 9 - нулевой потенциал, а на выходе элементов НЕ 1О - единичный сигнал, тогда на выходах элементов ИЛИ 12 третьего разр да сохран ютс неизменныгх и сигналы Сигналы с выходов разр дны,х элементов 4-го разр да поступают на вход элеме тов ИЛИ 9, и определ етс экстремальное значение параметра во втором разр де L, i, на выходах элементов ИЛИ 12 устанавливаютс потеьщиалы Р„ о; Р : Р о o- г з Наконец, олредел етс сигнал на выходе элементов ИЛИ 9 5-го разр да , на выходах логических элементов ИЛИ 1 устанавливаютс потенциалы Р 0. Р., 0 РП,-О, Pf.o,.. т, е. единичный сигнал проходит через все разр дные элементы регистра, в котором зафиксировано наибольшее значение параметра среди N лараметров, через остальные - в зависимости от зафиксированного значени не проходит совсем или проход т через определенную часть блоков. На выходах элементов ИЛИ 9 устанавливаетс наибольшее значение (зафиксированно в 4-м регистре) параметра (11О11), а на выходах элементов ИЛИ 5-го разр да код его адреса (ООО1О). Процесс установлени значени экстремального параметра (наибольшего или наименьшего ) определ етс только быстродействием элементов 8, 9, 1О, 11 и 12. При поступлении сигнала Запрос на вход блока запуска 1 блоки 2 и 3 фиксации значени и адреса экстремального параметра устанавливаютс в исходное состо ние сигналом с соответствуюшего выхода блока 1, экстремальное значение (11О11) и код его адреса (ООО1ОО) фиксируютс соответственно в блоках 2 и 3. Моменты записи параметров в регистры и поступление сигнала Запрос синхронизированы между собой, момент Запрос поступает несколько позже на врем , необходимое на установлени экстремального зн чени на выходах элементов ИЛИ 9 и эл ментов И 11 первого разр да. Таким образом, описываемое устройство позвол ет обрабатывать весь массив информации за один цикл и устанавливать экстреальное значение параметра и адрес регистра, где оно содержитс . Формула изобретени Устройство дл поиска экстремальных значений, содержащее регистры, группу элементов ИЛИ, первую группу элементов И и группу элементов НЕ, о тличаюш;еес тем, что, с целью (1Овыа1е;-ш быстродействи и расширени функдиональньгх возможностей, оно содержит вторую группу элементов И, блок чЗапуска, блок фиксации значени параметра , блок фиксации адреса, разр дные элементы И и ИЛИ, причем выходы первых разр дов всех регистров непосредственно , а вьгходы остальных разр дов регистров через первые разр дные 3ne vieHT:n И соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединены со входами группы элементов НЕ и информационными входами элементов И первой группы, управл ющий вход которой соединен с управл ющим входом элементов И второй группы и с первым выходом блока запуска, вход рсоторого соединен со входом устройства, выходы элементов И первой грулпь; соединены с информационнымк входами блока фиксации значени параметра, управл ющий вход которого соединен со вторым выходом блока запуска и управл ющим входом блока фиксации адреса, информациоины:е входы которого соединены с выходами элементов И второй группь, первый выход группы элементов НЕ непосредственно, а остальные через втор1ые разр дные элементы И соединены с первыми входами разр дных элементов ИЛИ всех регистров, вторые входы которых, кроме соответствующих первому разр ду всех регистров, соединены с выходами соответствующих первых разр дных элементов И, вторые входы разр дных элементов ИЛИ, соответствующих первому разр ду , соединенгл с его выходом непосредственно , выходы разр дных элементов ИЛИ каждого регистра, кроме последнего, соединены со входами первого и второго разр дньтх элементов И последующих разр дов, выходы разр дных элеДГентов ИЛИ последнего разр да всех регистров соединены с информационными входами второй группы элементов И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2127664A SU525083A1 (ru) | 1975-04-24 | 1975-04-24 | Устройство дл поиска экспериментальных значений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2127664A SU525083A1 (ru) | 1975-04-24 | 1975-04-24 | Устройство дл поиска экспериментальных значений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU525083A1 true SU525083A1 (ru) | 1976-08-15 |
Family
ID=20617360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2127664A SU525083A1 (ru) | 1975-04-24 | 1975-04-24 | Устройство дл поиска экспериментальных значений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU525083A1 (ru) |
-
1975
- 1975-04-24 SU SU2127664A patent/SU525083A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU525083A1 (ru) | Устройство дл поиска экспериментальных значений | |
JPS6334795A (ja) | 半導体記憶装置 | |
SU1388845A1 (ru) | Устройство дл определени экстремального числа | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
JP2692444B2 (ja) | タイマ装置 | |
SU1142838A1 (ru) | Устройство дл сопр жени пам ти с процессором | |
SU1238091A1 (ru) | Устройство дл вывода информации | |
SU1605244A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1291988A1 (ru) | Устройство дл ввода информации | |
SU494745A1 (ru) | Устройство дл синтеза многотактной схемы | |
SU1128253A1 (ru) | Устройство дл формировани адресов регистровой пам ти | |
SU1529221A1 (ru) | Многоканальный сигнатурный анализатор | |
SU896621A1 (ru) | Устройство микропрограммного управлени | |
SU1363460A1 (ru) | Устройство дл аналого-цифрового преобразоввани | |
SU1278863A1 (ru) | Устройство дл сопр жени абонентов с ЦВМ | |
SU1030797A1 (ru) | Устройство дл сортировки @ @ -разр дных чисел | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU1566413A1 (ru) | Посто нное запоминающее устройство с самоконтролем | |
SU1109752A1 (ru) | Микропрограммное устройство управлени | |
SU1361552A1 (ru) | Многоканальное устройство приоритета | |
SU525093A1 (ru) | Устройство микропрограммного управлени | |
SU1587534A1 (ru) | Устройство дл решени задач на графах | |
SU1444744A1 (ru) | Программируемое устройство дл вычислени логических функций | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU966685A2 (ru) | Устройство дл сопр жени |