SU1644144A1

SU1644144A1 - Имитатор локальной шины микропроцессора

Info

Publication number: SU1644144A1
Application number: SU874332551A
Authority: SU
Inventors: Ольга Юрьевна Гудзенко; Леонид Меерович Кельнер; Николай Яковлевич Смовженко; Александр Анатольевич Тибулевич; Александр Алексеевич Юрасов
Original assignee: Предприятие П/Я А-3361
Priority date: 1987-10-09
Filing date: 1987-10-09
Publication date: 1991-04-23

Description

(21)4332551/24

(22)09.10.87

(46) 23.04.91. Бол. № 15

(72) О.Ю.Гудзенко, Л.М.Кельнер,

Н.Я.Смовженко, А.А.Тибулевич

и А.А.Юрасов

(53) 681.3(088.8)

(56) Авторское свидетельство СССР

№ 642703, кл. G 06 F 11/26, 1977.

Авторское свидетельство СССР № 1381514, кл. G 06 F 11/00, 1986.

(54) ИМИТАТОР ЛОКАЛЬНОЙ ШИНЫ МИКРОПРОЦЕССОРА

(57) Изобретение относитс к автоматике и вычислительной технике и может быть использовано при отладке и настройке микропроцессора. Цель изобретени - упрощение имитатора. Имитатор содержит формирователь 1 адреса, формирователь 2 данных, узел 3 индикации , узе л 4 формировател управл ющих сигналов, узел 5 синхронизации, узел

6выдачи управл ющих сигналов, узел

7выдачи слова состо ни , буферный регистр 8. 5 ил.

Фиг. 1

О

Јь

Ј Ј

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при отладке и настройке микропроцессора.

Цель изобретени - упрощение ими™ татора.

На фиг. 1 показан имитатор; на фиг. 2 - узел синхронизации; на фиг. 3 - таблица программировани

ПЗУ дл выдачи управл ющих сигналов; на фиг. 4 и 5 - временные диаграммы в режимах записи/чтени (ввод/вывода). Имитатор (фиг. 1) содержит формирователь 1 адреса, формирователь 2 данных, узел 3 индикации, узел 4 формировани управл ющих сигналов, узел 5 синхронизации, узел 6 выдачи управл ющих сигналов, узел 7 выдачи слова состо ни , буферный регистр 8.

Узел синхронизации (фиг. 2) содержит триггеры 9,10 и генератор 11 синхроимпульсов .

Формирователь 1 адреса представл ет собой группу тумблеров, одни кон- такты которых подключены к шине логического нул , а другие через резисторы сопротивлени 4,7 кОм, общее количество которых равно разр дности адресной шины, подключены к шине ад- реса.

Формирователь 2 данных - это группа тумблеров, одни контакты которых подключены к шине логического нул , а другие через резисторы сопротивлени 4,7 кОм подключены к входам буферного регистра 8. Количество тумблеров равно числу разр дов шины данных и соответствует числу индикаторов в узле 3 индикации.

Узел 4 формировани управл ющих сигналов состоит из тумблеров Пуск/Стоп, Чтение/Запись (ЧТ/ЗП), запоминающего устройства ввода/вывода (ЗУ/УВВ) и схемы подавлени дроберга.

Узел 6 выдачи управл ющих сигналов может быть реализован на ПЗУ, на адресные входы которого поступают сигналы ТТ и Т2 из узла 5 синхронизации и сигнал ЧТ/ЗП от узла 6 формировани упр ав л ющих с и гн ало в.

Узел 7 выдачи слова состо ни может быть реализован на ПЗУ, на адресные входы которого поступают сигналы ЧТ/ЗП, ЗУ/УВВ с узла 4, сигнал SYNC с выхода узла 6, на вход разрешени подаетс -логический О.

Узел 7 (ПЗУ) программируетс так, что Ј его выходов, подключенных к ши

0

5

0

не данных, снимаетс слово состо ни микропроцессора,- соответствующее выбранной операции.

Имитатор работает следующим образом .

Переключением тумблеров формировател 1 формируетс требуемый адрес пам ти или устройства ввода/вывода.

Дл выполнени операции записи в пам ть или устройство ввода/вывода переключением тумблеров формировател 2 формируют требуемые данные записи переключением тумблеров ЧТ/ЗП, ЗУ/УБВ узла 4, выбираетс режим чтени данных из пам ти или из устройства ввода/вывода, запись данных в пам ть или в устройство ввода/вывода.

Переключением тумблера Пуск/Стоп разрешаетс работа дл узла 5 синхронизации . С выхода генератора 11 на С-вход триггера 9 поступает сери синхроимпульсов ТО, с пр мых выходов триггеров 9 и 10 на вторые и третьи входы узла 6 выдачи управл ющих сигналов выдаютс синхросерии Т1 и Т2 (фиг. 4 и 5). На вход узла 6 поступает сигнал ЧТ/ЗП из узла 4. С выходов узла 6 на шину управлени выдаютс сигналы DBIN и WR, с третьего выхода узла 6 на шину управлени выдаетс сигнал SYNC, который поступает на вход узла 7, на который также поступают сигналы ЧТ/ЗП и ЗУ/УВВ с узла 4. По сигналу SYNC с выходов узла 7 слово-состо ние, соответствующее выбранному режиму, поступает на шину данных. С выхода узла 6 на вход регистра 8 поступает система управлени . При осуществлении операции чтени или выдаче слова-состо ни регистр 8 переводитс в состо ние высокого импеданса.

При динамическом режиме работы посто нно по заданному адресу производитс запись одних и тех же данных в пам ть.

В динамическом режиме устройство многократно (циклически) повтор ет одну и ту же операцию; только запись в пам ть, только чтение из пам ти, только запись в устройство ввода/вывода , только чтение из устройства ввода/вывода. Обращение производитс по установленному одному и тому же адресу и выдаютс одни и те же данные , (дл операции записи).

При наличии сигнала SYNC устройство выдает на ЩД слово-состо ние с узла 7 выдачи, при этом на управл ющий вход регистра 8 приходит сигнал, запрещающий передачу информации на ПЩ.

При операции чтени (фиг. 5) на регистр 8 ,также приходит управл ющий сигнал, запрещающий передачу информации на ЩД, так как по ЩД должна приниматьс информаци из подключенного описываемого устройства.

Использование устройства не требует от оператора досконального знани временных диаграмм дл различных операций (запись/чтение в пам ть, запись/чтение в устройство ввода/вывода ), а. также оператор может не запоминать слова-состо ни дл каждой операции.

Именно в динамическом режиме работы отлаживаемой аппаратуры возникают помехи, шумы и ложные срабатывани микросхем, нарушающие работу этой аппаратуры, применение устройства обеспечивает устранение неисправности в отлаживаемой аппаратуре.

По принципу действи предлагаемое устройство - имитатор локальной шины микропроцессора. Содержимое узла 6 (по сути блока пам ти), а также узла 7 однозначно св зано с типом микропроцессора , на котором базируетс отлаживаема или разрабатываема аппаратура .

Claims

Формула изобретени

Имитатор локальной шины микропроцессора , содержащий формирователь

5

5

0

5

данных, узел синхронизации, узел индикации , буферный регистр, узел формировани управл ющих сигналов, узел выдачи слова состо ни , причем выходы буферного регистра подключены к шине данных микропроцессора, к выходам узла выдачи слова состо ни и к входам узла индикации, выход пуска/стопа узла выдачи управл ющих сигналов соединен с входом пуска/стопа узла синхронизации, о тличающий- с тем, что, с целью упрощени , имитатор содержит узел выдачи управл ющих сигйалов, формирователь адреса, подключенный к шине адреса микропроцессора, первый выход узла выдачи управл ющих сигналов соединен с управл ющим входом буферного регистра , информационные входы которого соединены с выходами формировател данных, второй выход узла выдачи управл ющих сигналов соединен с входом синхронизации узла выдачи слова состо ни и остальными выходами узла выдачи управл ющих сигналов и подключен к шине управлени микропроцессора , выходы узла синхронизации соединены с адресными входами узла выдачи управл ющих сигналов, вход чтени /записи которого соединен с выходом чтени /записи узла формировани управл ющих сигналов и первым адресным входом узла выдачи слова состо ни , второй адресный вход которого роединен с выходом задани режима работы узла выдачи слова состо ни -узла формировани управл ющих сигналов,