SU942158A1

SU942158A1 - Устройство дл контрол блоков пам ти

Info

Publication number: SU942158A1
Application number: SU802961291A
Authority: SU
Inventors: Григорий Петрович Крупников; Игорь Александрович Марков; Борис Владимирович Орлов; Михаил Петрович Сергеев; Вячеслав Васильевич Суворов
Original assignee: Институт Электроники И Вычислительной Техники Ан Латсср; Предприятие П/Я В-2892
Priority date: 1980-07-23
Filing date: 1980-07-23
Publication date: 1982-07-07

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ

1

Изобретение относитс к запоминаю.щим устройствам.

Известны устройства дл контрол блоков пам ти, содержащие схему форМ1фовани растра, формгфователи управ.л ющих сигналов, схему гоавненич р..

Однако устройство не обеспечивает автоматизированного -вы влени взаимного вли ни чеек пам ти.

Наиболее близким техническим решением к предлагаемому вл етс устройство дл контрол блоков пам ти, содержащее генератор кодов адреса, соединенный с блоком управлени , формирователем координатной сетки и телевизионным приемником, блок утфавлени соединен с компаратором, выход которого через смеситель оединен с телевизионным приемником, причем второй вход смесител подключен к выходу генератора координатной сетки 2l.

Недостаток устройства состоит в низ- кой эффективности контрол , обусловленНОЙ недостаточной надежностью вы влени , одиночных сбоев.

Цель изобретени - повышение достоверности контрол за счет надежного вы влени одиночных сбоев.

Поставленна цель достигаетс тем, что в устройство дл контрол блоков пам ти, содержащее генератор кодов адреса, первый выход которого подключен к входу блока утфавлени и входу ф(рМ1фовател сигналов координатной сетки и вл етс первым выходом устройства , а второй выход соединен с одним из входов телевизионного приемника, компаратор, первый вход которого под-. ключей к первому выходу блока управлени , а второй вход вл етс входом устройства , второй выход блока управлени вл етс вторым выходом устройства, выход фс мкровател сигналов координатной сетки соединен с одним из входов смесител сигналов, выход которого подключен к другому входу телевизионного приемника, введен блок пам ти, управл ющий вход которого соединен с третьим выходом блока управлени , адресный вход - с врвым выходом генератсра кодов адрес информационш 1й Вход - с выходом компа ратора, а выход соединен с другим входом смесител сигналов. На чертеже изображена функциональна схема устройства дл контрол блоков пам ти. Устройство содержит генератор 1 кодов адреса, блок 2 управлени , имеющий выхо 3, фсрмирователь 4 сигналов координатной сетки, компаратор 5, блок 6 пам ти, смеситель 7 сигналов и телевизионный приемник 8. Ко входу и выходам устройства подключаетс контролируемый блок 9 пам ти Устройство работает следующим обра зом. Дл щэостоты объ снени работу устройства рассмотрим на примере контрол блока пам ти емкостью 256 бит, органиаованчьис в 64x4 бита, т.е. 64 четьфехразр дных слова. Генератор 1 последовательно формирует коды, соответствующие адресам чеек контролируемого блока 9. При этом формирователь 4 вырабатывает сигнал, который через смеситель 7 поступает на вход приемника 8, работающего в построчном режиме , и формирует на экране пр моугольную сетку размером 16 х 16, каждый пр моугольник которой соответствует одной чейке блока 9 (или 4-разр дному слову). Размер чейки может мен тьс по желанию оператора. На первых к стр ках (где к - размер чейки по вертикал адрес У остаетс неизменным, а адрес X циклически мен етс от 1 до 16, при чем после каждого цикла счета адресов X (т.е. перебора всех 1б) генератор 1 вырабатывает строчный синхроимпульс, подаетс на вход приемника 8. После сканировани к строк адрес У уве личиваетс на единицу и т.д. После скайировани всех строк, соответствующих координатной сетке, генератор 1 вырабатывает кадровый синхроимпульс, который подаетс на вход приемника 8, и iponecc повтор етс . При этом в зависимости от выбранного режима может производитьс не только последовательное считывание информации из блока 9 и отображение ее на экране ( при котором , например, логическому О соответствует минимальна ркость, а 1 максимальна ), но и контроль блока 9. В режиме контрол блок 2 при адресаци к очеоедной чейке производит запись необходимой информации. Считанна из чейки информаци в компараторе 5 сравниваетс с информацией, поданной из блока 2. Результат сравнени записываетс в блок 6 пам ти, причем адрес блока 6 пам ти соответствует адресу контролируемой чейки блока 9, причем при совпадении (т.е. чейка функциониоует нормально) записываетс , нащзимер, логическа 1, а при несовпадении - логический О. Возможна также запись результатов сравнени кодом, нахфимер, сбой по О - код ОО, сбой по единице - Ю, чейка функционирует нормально - 11. Записанна в блоке 6 пам ти информаци поступает через смеситель 7 сигналов на телевизионный приемник 8, на экране которого подсвечиваетс пр моугольник координатной сетки, соответствующий чейке, в наблюдаетс сбой. Введение дополнительно блока 6 пам ти позвол ет надежно вы вить одиночные сбои, что существенно повьщ1ает достоверность контрол . Форм у л а изобретени Устройство дл контрол блоков пам ти , содержащее генератор кодов адреса , первый выход которого подключен к входу блока управлени и входу формировател сигналов координатной сетки и вл етс первым выходом устройства, а второй выход соединен с одним из входов телевизионного гфиемника, компаратор , первый вход которого подключен к первому выходу блока управлени , а второй вход вл етс входом устройства . Второй Выход блока управлени вл етс Вторым выходом устройства, вьг- ход формировател сигналов коордкнижной сетки соединен с одним из входов смесител сигналов, выход которого подключен к другому входу телевизионного приемника, отличающеес тем, что, с целью повыщени достоверности контрол , оно содержит блок пам ти, управл ющий вход которого соединен с третьим выходом блока управлени , адресный вход - с первым выходом генератора кодов адреса, информационный вход - с выходом компаратора, а выход соединен с другим входом смесител сигналов.

Источники информации, прин тые во внимание при экспертизе

1. Китович В. В. Оперативные запоминающие устройства на ферритовых сердечниках и тонких магнитных плен9421586

ках. ., Энерги , 1965, с. 223-228.

2. Авторское свидетельство СССР NS 698О56, кл. (3 11 С 29/ОО, 1977 5 (прототип).

Claims

Форм ул а изобретения

Устройство для контроля блоков памяти, содержащее генератор кодов адреса, первый выход которого подключен к входу блока управления и входу формирователя сигналов координатной сетки и является первым выходом устройства, а второй выход соединен с одним из входов телевизионного приемника, компаратор, первый вход которого подключен к первому выходу блока управления, а второй вход является входом устройства, второй выход блока управления является вторым выходом устройства, выход формирователя сигналов координ&тной сетки соединен с одним из входов смесителя сигналов, выход которого подключен к другому входу телевизионного приемника, отличаюшее⁵⁰ с я тем, что, с целью повышения достоверности контроля, оно содержит блок памяти, управляющий вход которого соединен с третьим выходом блока управления, адресный вход - с первым выходом 55 генератора кодов адреса, информационный вход - с выходом компаратора, а выход соединен с другим входом смесителя сигналов.