SU1638797A1 - Controlled distributor - Google Patents

Controlled distributor Download PDF

Info

Publication number
SU1638797A1
SU1638797A1 SU894693777A SU4693777A SU1638797A1 SU 1638797 A1 SU1638797 A1 SU 1638797A1 SU 894693777 A SU894693777 A SU 894693777A SU 4693777 A SU4693777 A SU 4693777A SU 1638797 A1 SU1638797 A1 SU 1638797A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
output
inputs
outputs
shift register
Prior art date
Application number
SU894693777A
Other languages
Russian (ru)
Inventor
Алексей Иосифович Сегида
Наталья Николаевна Власова
Михаил Антонович Махович
Original Assignee
Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола filed Critical Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority to SU894693777A priority Critical patent/SU1638797A1/en
Application granted granted Critical
Publication of SU1638797A1 publication Critical patent/SU1638797A1/en

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники. Целью изобретени   вл етс  расширение функциональных возможностей путем изменени  периода его выходной последовательности. Управл емый распределитель содержит регистры 2 и 3 сдвига, элементы И 4.1-4.N-1 и 6.1-6.Нт1, элемент ИЛИ 8. Подава  определенную комбинацию сигналов на управл ющие шины 7.1-7.N-1, обеспечивают возможность изменени  числа тактов частоты , подаваемой по пшне 1, через которое наблюдаетс  повтор выдачи информации на выходных шинах 5.1-5.N-1.The invention relates to the field of automation and computing. The aim of the invention is to enhance the functionality by changing the period of its output sequence. The controlled valve contains shift registers 2 and 3, the elements AND 4.1-4.N-1 and 6.1-6. NT1, the element OR 8. By applying a certain combination of signals to the control buses 7.1-7.N-1, the number of clock cycles supplied by pin 1, through which information is output on output buses 5.1-5.N-1.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  формировани  переменной последовательности управл ющих импульсов в контрольно-информационных системах.The invention relates to automation and computing and can be used to form a variable sequence of control pulses in control information systems.

Цель изобретени  - расширение функциональных возможностей управл емого распределител  за счет из- менени  программы его работы дл  получени  необходимой выходной последовательности.The purpose of the invention is to expand the functionality of a controlled distributor by changing its work program to obtain the necessary output sequence.

На чертеже представлена функциональна  схема управл емого рас- пределител .The drawing shows a functional diagram of a controllable distributor.

Управл емый распределитель содержит тактовую шину 1, котора  соединена с тактовыми входами первого и второго регистров 2 и 3 сдвига, a N-1 выходы первого регистра 2 сдвига разр дности и второго регистра 3 сдвига соединены соответственно с первыми и вторыми входами элементов И 4.1-4.N-1 труп- пы элементов И, выходы которых соединены с выходными шинами. 5.1- 5.N-1, первые входы элементов И 6.1-6.N-1 первой группы элементов И соединены с вторыми входами элемен- тов И 4.1-4.N-1 второй группы элементов И, вторые входы элементов И 6.1-6.N-1 соединены с управл ющими шинами 7.1-7.N-1. Входы элемента ИЛИ 8 соединены с выходами элемен- тов И 6.1-6.N-1 первой группы элементов И, а его выход - с информационным входом последовательной записи второго регистра 3 сдвига. Аналогичный вход регистра 2 сдвига со- единен с N-м выходом этого же регистра .The controlled valve contains a clock bus 1, which is connected to clock inputs of the first and second shift registers 2 and 3, and N-1 outputs of the first bit shift register 2 and the second shift register 3 are connected respectively to the first and second inputs of AND 4.1-4 elements .N-1 corpses of elements And, the outputs of which are connected to the output tires. 5.1-5.N-1, the first inputs of elements AND 6.1-6.N-1 of the first group of elements AND are connected to the second inputs of elements AND 4.1-4.N-1 of the second group of elements And, the second inputs of elements And 6.1-6 N-1 is connected to control buses 7.1-7. N-1. The inputs of the element OR 8 are connected to the outputs of the elements AND 6.1-6.N-1 of the first group of elements AND, and its output - to the information input of the sequential recording of the second shift register 3. A similar input of the shift register 2 is connected to the Nth output of the same register.

Управл емый распределитель работает следующим образом.Managed distributor operates as follows.

По тактовой шине 1 импульсы по- ступают на регистры 2 и 3 сдвига, на выходах которых последовательно по вл ютс  единичные сигналы. Пусть на шине 7.1 присутствует единичный сигнал , а на остальных ш нах 7.2-7.N-1 - нулевые сигналы. Регистры 2 и 3 сдвига работают синхронно до по влени  единичного сигнала на N-f выходах певого и второго регистров 2 и 3 сдвига . Эти сигналы с выходов регистров 2 и 3 сдвига поступают на элементы 4.1-4.N-1, и на выходных шинах 5.1- 5.N-1 последовательно по вл етс  еди ничный сигнал После прохождени  единичным сигналом выходов N-1 первого и второго регистров 2 и 3 сдвига единичный сигнал первого регистра 2 сдвига начинает отставать от единичного сигклла второго регистра 3 сдвига , разр дность которого на единицу меньше. Элементы И 4.1-4.N-T.-1 эакры-1. ваютс , и на выходных шинах 5.1-5.Nединичные сигналы отсутствуют.On clock bus 1, pulses arrive at shift registers 2 and 3, at the outputs of which successive signals appear. Let there be a single signal on the 7.1 bus, and zero signals on the remaining 7.2-7.N-1 bars. Shift registers 2 and 3 operate synchronously until a single signal appears at the N-f outputs of the first and second shift registers 2 and 3. These signals from the outputs of registers 2 and 3 of the shift arrive at elements 4.1-4.N-1, and on output buses 5.1-5. N-1 a single signal appears sequentially. After passing a single signal of outputs N-1 of the first and second registers 2 and 3 shifts, the unit signal of the first shift register 2 begins to lag behind the unit signal of the second shift register 3, the bit of which is one less. Elements 4.1-4.N-T.-1 and Eakra-1. There are no single signals on the output buses 5.1-5.

Единичные сигналы на выходных шинах 5.1-5.N-1 распределител  по вл юс  тогда, когда первый и второй регистры 2 и 3 сдвига вход т в синхронную работу, т.е. на их одноименных выходах одновременно по вл ютс  единичные сигналы. При разр дности первого регистра 2 сдвига N1 и разр дности второго регистра 3 сдвига N2 () повтор выдачи информации налюдаетс  через число тактов Т - (N1-1)S2, где Т - число тактов/ через которое наблюдаетс  повтор выдачи информации.Single signals on the output busses 5.1-5.N-1 of the distributor appear when the first and second registers 2 and 3 of the shift enter into synchronous operation, i.e. single signals appear simultaneously on their like outputs. When the first register is 2, N1 is shifted and the second register, N2 is shifted (N2), the repetition of information output is observed through the number of clock cycles T - (N1-1) S2, where T is the number of clock cycles through which repetition of information is observed.

Claims (1)

Подачей определенной комбинации управл ющих сигналов обеспечивают воможность изменени  числа N2 и таким образом изменени  величины Т. Формула изобретейи By applying a certain combination of control signals, it is possible to change the number of N2 and thus change the value of T. Invention Formula Управл емый распределитель, содержащий первый и второй регистры сдвига, тактовые входы которых соединены с тактовой шиной, каждый N-1 выход второго регистра сдвига соединен с первым входом соответствующего элемента И первой группы элементов И, выходы элементов И которой соединены с входами элемента ИЛИ, о т- личающийс  тем, что, с целью расширени  функциональных возможностей , в него введена втора  группа элементов И, выходы элементов И которой соединены с выходной шиной, N-1 выходов первого регистра сдвига соединены с первыми входами элементов И второй группы элементов И, выходы второго регистра сдвига соединены с вторыми входами элементов И второй группы элементов И, а вторые входы элементов И первой группы элементов И соединены с управл ющими шинами, выход элемента ИЛИ соединен с информационным входом последовательной записи второго регистра сдвига, N-й выход первого регистра сдвига соединен с собственным информационным входом последовательной записи.A controlled valve containing the first and second shift registers, clock inputs of which are connected to the clock bus, each N-1 output of the second shift register is connected to the first input of the corresponding element AND of the first group of elements AND, the outputs of elements AND of which are connected to the inputs of the element OR, o t is characterized by the fact that, in order to expand its functionality, the second group of elements I was entered into it, the outputs of elements I of which are connected to the output bus, the N-1 outputs of the first shift register are connected to the first inputs The AND elements of the second group of elements AND, the outputs of the second shift register are connected to the second inputs of elements AND of the second group of elements AND, and the second inputs of elements AND of the first group of elements AND are connected to control buses, the output of the OR element is connected to the information input of the sequential recording of the second shift register, The nth output of the first shift register is connected to its own sequential write information input.
SU894693777A 1989-05-18 1989-05-18 Controlled distributor SU1638797A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894693777A SU1638797A1 (en) 1989-05-18 1989-05-18 Controlled distributor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894693777A SU1638797A1 (en) 1989-05-18 1989-05-18 Controlled distributor

Publications (1)

Publication Number Publication Date
SU1638797A1 true SU1638797A1 (en) 1991-03-30

Family

ID=21448728

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894693777A SU1638797A1 (en) 1989-05-18 1989-05-18 Controlled distributor

Country Status (1)

Country Link
SU (1) SU1638797A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 617843, кл. Н 03 К 17/62, 1978. Тутович В.Н. Телемеханика. М.: Высша школа, 1985, с.226, рис.9.9. *

Similar Documents

Publication Publication Date Title
SU1638797A1 (en) Controlled distributor
SU510712A1 (en) Pulse frequency subtraction device
SU1659998A1 (en) Number sorting device
SU1520526A1 (en) Device for checking comparison circuits
SU790304A1 (en) Switching device
SU1743848A1 (en) Device for shaping robot control signal
SU488344A1 (en) Reversible distributor
SU1513441A1 (en) Multiple-function logic module
SU790246A2 (en) Pulse duration selector
SU1529444A1 (en) Binary counter
SU1180896A1 (en) Signature analyser
SU1721824A1 (en) Variable-ratio frequency divider
SU957201A1 (en) Device for determination of extremal numbers
SU1737709A1 (en) Random number generator
SU1718368A1 (en) Pulse generator
SU1374213A1 (en) Controlled pulse distributor
SU1555835A1 (en) Device for synchronization of pulses
SU1056469A1 (en) Pulse repetition frequency divider
SU1267412A1 (en) Microprogram control device
SU563732A1 (en) Time switching device
SU622082A1 (en) Programme arrangement
SU1653154A1 (en) Frequency divider
SU1070541A1 (en) Gray/code parallel binary code translator
SU1589263A1 (en) Device for information input
SU847509A1 (en) Decoder