Claims (2)
триггер, блок управлени , причем информационные выходы аналого-цифрового преобразовател соединены с информационными входами блоков выделени экстремумов, первый выход блока уп равлёни соединен с входом начальной 395 установки регистра, информационные входы которого подключены, к выходам блоков выделени экстремумов, второй выход блока управлени подключен к входам начальной установки аналого-цифрового преобразовател , триггера и блока выделени экстремумов, выходы третьего тактового сигнала со соединены с входами опроса блоков выделени экстремумов, выходы первой и второй групп блока управлени подключены к входам предварительной установки первого и второго блоков 8 выделени экстремумов соответственно , выход признака конца операцйи аналого-цифрового преобразовател соединен с входом, установки в единичное состо ние триггера, выход которого подключен к входам начала цикла блоков выделени экстремумов, выходы каждого из блоков выделени экстремумов соединены с информационными входами регистра и тем, что в нем каждый из блоков выделени экс тремумов содержит п узлов сравнени , элемент ИЛИ, элемент задержки, причем каждый i-й узел сравнени , г.о.е ,2,...,(п-1), состоит из элементов И, ИЛИ, НЕ, триггеров i-й информационный вход блока соединен с первыми входами первого и второг § элементов И, через первый элемент НЕ с первым входом третьего элемента И и с входом установки в единичное состо ние первого триггера i-ro узла сравнени , в каждом i-M узле сравнени выходы второго и третьего элементов И подключены к первому и вто рому входам соответственно первого элемента ИЛИ, выход которого соединен с входом установки в единичное состо ние второго триггера, пр мой -ВЫХОД первого триггера подключен к первому входу четвертого элемента И, к второму входу второго элемента И и через второй элемент НЕ к вторы входам первого и третьего элементов И, выход второго элемента ИЛИ соеди нен с входом установки в нулевое со то ние второго триггера п-и узел ср нени состоит из элементов И,-ИЛИ, Н триггеров, причем п-и информационный вход блока соединен с первым входом первого элемента И и с входом уста новки в единичное состо ние триггера , пр мой выход которого подключен к первому входу второго элемента И и через элемент НЕ к второму входу первого эле меита И, выход элемента ИЛИ соединен с входом установки в нулевое состо ние триггера, выходы первых элементов И каждого из- узлов сравнени подключены к входам элемента ИЛИ, выход которого через элемент задержки соединен с первыми входами вторых элементов ИЛИ 1,2,..., (n-l)-ro узлов сравнени и элемента ИЛИ i-ro узла сравнени , каждый i-й вход предварительной установки блока выделени экстремумов подключен к второму входу второго элемента ИЛИ i-ro узла сравнени , п-й вход предварительной установки блока соединен с вторым входом элемента ИЛИ п-го узла сравнени , вход начала цикла блока подключен к третьему входу первого элемента И п-го узла сравнени и к третьим входам первого, второго и третьего элементов И 1,2,,..(п-1)-го узлов сравнени , выход четвертого элемента И Т ,2 ,. . . (п-1 )-го уз-лов сравнени соединен с 1,2 ,...(п-1)-ым выходом блока, выход второго элемента И и-го узла сравнени подключен к п-му выходу блока, инверсный выход второго триггера каждого п-го узла сравнени соединен с четвертым входом первого элемента И (i4-1)-ro узла сравнени , четвертые входы первого и третьего элементов И каждого i-ro узла сравнени соединены между собой , а также тем, что в нем блок управлени содержит генератор тактовых сигналов, узел переключателей, элементы ИЛИ, И, групНы элементов И, ИЛИ, одновибратор, счетчик, причем кажда i- входна шина задани Нижней границы интервала подключена к первому входу i-ro элемента И первой группы, где ,2,...n, каж- да i- входна шина задани верхней границы интервала соединена с первым входом i-го элемента И второй группы, каждый i-й выход первой группы узла переключателей подключен к первому входу (1+п)-го элемента И первой группы, каждыйi-й выход второй группы узла переключателей , соединен с первым входом (i+ +п)-го элемента И второй группы, входа каждого I-го и (+п)-го элементов И первой группы подключены к первому и второму входам соответственно i-ro элемента ИЛИ первой группы, входы i-ro и (1+п)-го элементов И второй группы соединены с первым и вторым входами соответственно I-ro элемента ИЛИ второй группы,первый задающий выход узла переключателей подключен к первым входам первого и второго элементов И,.второй задающий выход узла пере ключателей соединен с первыми входами третьего и четвертого элементов И, вход внешнего стробировани устройства подключен к второму вход первого элемента И, выход которого соединен с вторыми входами 1,2,... п-го элементов И первой и второй групп, вход внешней синхронизации устройства подключён к второму входу второго элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к информационному входу счетчика, выход переполнени которого соедине с входом одновибратора, выход которого подключен к первой выходной ши не блока и к второму входу третьего элемента И, выход которого соединен с вторыми входами (п+1), (п+2 ... 2 п-го элементов И первой и второй групп, выход генератора тактовы сигналов подключен к второму входу четвертого элемента И, выход которо го соединен с вторым входом элемент ИЛИ, третий задающий выход узла пер ключателей подключен к управл ющему входу счетчика На фиг. 1 и 2 приведена функциональна схема устройства. Устрьйство содержит блок 1 управ лени , триггер 2, аналого-цифровой преобразователь 3, регистр , схемы 5 и 6 выделени экстремумов, кажда из которых состоит изУЗЛОВ 7-;, 7п, .. , 7г, сравнени , элемента ИЛИ 8 и элемента 9 задержки. Каждый из узлов 7 сравнени состоит из элемен тов И 10-12, элемента ИЛИ 13, триггер 1ч, элемента ИЛИ 15, триггера 16, элементов НЕ 17 и 18 элемента И 19, Блок 1 управлени (фиг. 2) со держит элемент 20, генератор 21 так товых сигналов, счетчик 22,одновибратор 23, узел 2k переключателей, элементы И 25 и 2б, группы элементов И 27-1 27г,,...27п. 27п4-,,..., /, и, 28,...28п, ,. . .28,2j,, 27.-; 28 входные шины 29, 290,...29р задани нижней границы интервала, входные шины 30-1, 30г|,...30п задани вер ней границы интервала, вход 31 внешней синхронизации, вход 32 внешнего стробировани , вход 33 внешнего за16 пуска, информационные выходные шины блока , ,.3 35, 35 ... управлени выходы блока 36-38 управлени , группы элементов ИЛИ 39-t, 39i,...33ni 0-1, ,...0n, элемент И ч1 , элемент ИЛИ 2. Устройство работает следующим образом . На узле 2k переключателей устанавливают режим работы: внешний или внутренний путем подачи разрешающего сигнала на соответствующие входы элементов И 25 или 26. В счетчике 22 устанавливают длительность сеанса работы устройства путем подачи соответствующих сигналов на его входы с выходов узла 2k переключателей. После этого первым же импульсом тактовой частоты, поступающим через элементы 20 и 41 и ИЛИ k2 на вход счетчика 22, осуществл етс установка последнего в состо ние, при котором на выходе последнего по вл етс си| нал, запускающий одновибратор 23, сигнал, с выхода которого поступает на первый выход блока 1 и далее осуществл ет установку регистра U в исходное нулевое состо ние. Одновременно с этим сигнал с выхода одновибратора .23, проход элемент И 26, в режиме работы устройства Внутренний осуществл ет стробирование кода установки границ доверительного интервала, поступающего с соответствующих выходов узла переключателей 2k через группы элементов И 27 и 28 и ИЛИ 39 и ku. При этом на выходах блока 1 по вл етс две кодовые комбинации импульсных сиглалов длительности импульса одновибро-: тора 23, которые поступают далее через элементы ИЛИ 15 на входы информационных триггеров 16 устанавливают их в соответствующие состо ни и тем самым определ ют заданные границы доверительного интервала. По окончании импульса, сформированного одноеибратором 23, на первом выходе блока 1 по вл етс разрешающий работу регистра k сигнал, и одновременно с этим заканчиваетс установка границ доверительного интервала. Далее до конца заданного сеанса измерений на каждый тактовый сигнал, поступающий на вход счетчика 22, с первого выхода последнего на второй выход блока . Т поступают сигналы, осуществл ющие запуск аналого-цифрового преобраовател 3 на измерение и возвраще79 ние в исходное состо ние триггера 2 и триггеров 16. По окончании заданного сеанса измерений с второго выхо да счетчика 22 на четвертый выход блока 1 поступает сигнал, осуществл ющий считывание цифрового кода с выходов триггеров 16 через элементы И 10 в регистр k. Новый сеанс измере ний происходит в описанной последовательности . В режиме работы устройства Внешний сигналы тактовой частоты и сигналы стробировани кода доверительного интервала поступают по шинам 29-32 от внешнего устройства, при этом возможно автоматическое измерение границ доверительного интервала в течение заданного сеанса измерени , а также автоматическое изменение длительности сеанса измерений После преобразовани аналоговой величины в цифровой код с первого выхода АЦП 3 поступает сигнал, который опрокидывает триггер, 2 с выхода которого разрешакнций сигнал . поступает на отдельные объединенные входы элементов И 11, 12 и 19. Процесс сравнени цифрового кода ;С выходом АЦП 3 е кодом, установленным на выходах триггеров 16, начинаетс со старшего разр да цифрового кода АЦП 3. Сравнение осуществл етс дл ,схем 5 и 6 выделени экстремумов трем кодовым комбинаци м, В случае равенства кодов на выходах старшего разр да АЦП 3 и триггера 1б, сигнал с выхода элемента И 11 , в случае кодовой комбинации 1 - 1 или с выхода элемента И 12 через элемент ИЛИ 13, опрокидывает триггер 14, с выхода которого поступ ет разрешающий сигнал на сравнение кодов следующего разр да АЦП 3 с кодом следующего триггера 16. Аналогичный лроцесс сравнени кодов происходит дл схемы выделени экстремумов до тех пор, пока в каком-то узле анализа кода, с выхода АЦП 3 не будет больше или меньше кода С выхода триггера 16. Тогда, в случае, если код с выхода АЦП 3 будет меньше, чем код с выхода триггера 16, то процесс сравнени на этом закончен и информаци на выходах триггеров 16 сохран етс . В слумсче, ели код с выхода АЦП в процесс. ;.| 1внени в каком-то узле анлли.м ..жажетс больше кода три гера 6, п. игилл с выхода nepsorij 18 элемента И поступает на соответствующий вход элемента ИЛИ 5 и, проход последний, запускает одновибратор 6, передним фронтом которого все информационные триггеры 16 через второй 15 элемент ИЛИ возвращаетс в исходное состо ние, а по окончанию действи этого импульса, единична информаци с соответствующих выходов АЦП 3 переноситс на входы соответствующих триггеров 16. : Дл схемы сравнени аналоговый перенос цифрового кода с выходов АЦП 3 произойдет в случае, если в каком-то узле анализа код с выхода АЦП 3 окажетс меньше, чем код с выхода соответствующего триггера 16. После отработки устройством заданного в блоке управлени сеанса измерений, (числа циклов сравнени ), с четвертого выхода последнего сигнал поступает на объединенные входы всех элементов И 10 в результате чего единична информаци с выходов соответствующих триггеров 16 через соответствующие элементы И 10 поступает на соответствующие входы регистра 4, при этом с первого выхода блока 21 управлени по первому входу регистра выдачи информации А осуществл етс занесение цифрового кода с выходов элементов И 10 в регистр . Изменение границ доверительного интервала осуществл етс с третьих выходов блока 1 управлени путем установки начального кода сравнени через элементы ИЛИ на выходах триггеров 16. Результат каждого сеанса измерени заноситс в регистр 4 и выдаетс одновременно в виде значений максимума и минимума в цифровом коде разр дности АЦП 3. Технико-экономический эффект заключаетс в расширении функциональных возможностей устройства путем одновременного определени максимального и минимального значений исследуемой функции в переменном коде доверительного интервала. Формула изобретени 1. Устройство дл определени экстремальных чисел, содержащее аналого-цифровой преобразователь, два блока выделени экстремумов, регистр, триггер, блок управлени , причем информационные выходы аналого-цифрово99 го преобразовател соединены с информационными входами блоков выделе ни экстремумов, первый выход блока управлени соединен с входом начальной установки регистра, информа ционные входы которого подключены к выходам блоков выделени экстремумов , отличающеес тем что, с целью расширени функциональных возможностей за счет определени экстремумов в поле допусков, в нем второй выход блока управлени подключен к входам начальной устано ки аналого-цифрового преобразовател , триггера и блока выделени экстремумов, выходы третьего тактово го сигнала соединены с входами опро са блоков выделени экстремумов, выходы первой и второй групп блока управлени подключены к входам предварительной установки первого и второго блоков выделени экстремумов соответственно , выход признака конца операции аналого-цифрового преобразовател соединен с входом установки в единичное состо ние триггера, выход которого подключен к входам на чала цикла блоков выделени экстремумов , выходы каждого из блоков выделени экстремумов соединены с информационными входами регистра, 2. Устройство по п. 1, отличающеес тем, что в нем каждый из блоков выделени экстремумов содержит п узлов сравнени , элемент ИЛИ, элемент задержки, причем каждый i-и узел сравнени , где i 1,2,...(п1 ), состоит из элементов И, ИЛИ, НЕ, триггеров, i-и информационный вход блока соединен с первыми входами первого и второго элементов И, через первый элемент НЕ с первым вхо дом третьего элемента И и с входом установки в единичное состо ние первого триггера i-ro узла сравнени , . в каждом i-M узле сравнени выходы второго и третьего элементов И подключены к первому и второму входам соответственно первого элемента ИЛИ, выход которого соединен с входом установки в единичное состо ние второго триггера, пр мой выход первого триггера подключен к первому входу четвертого элемента И, к второму вхо ду элемента И и через второй элемент НЕ к вторым входам первого и третьего элементов И, выход второго элемента ИЛИ соединен с входом установки в нулевое состо ние первого три1- 10 гера,п -и узел сравнени состоит из элементов И, ИЛИ, НЕ, триггера, причем п-й информационный вход блока соединен с первым входом первого элемента И и с входом установки в единичное состо ние триггера, пр мой выход которого подключен к первому входу второго элемента И и через элемент НЕ к второму входу первого элемента И, выход элемента ИЛИ соединен с входом установки в нулевое состо ние триггера, выходы первых элементов И каждого из узлов сравнени подключены к входам элемента ИЛИ, выход которого через элемент задержки соединен с первыми входами вторых элементов , ИЛИ 1 ,2,...(п-1)-го узлов сравнени и элемента ИЛИ п-го узла сравнени , каждый i-и вход предварительной установки блока выделени экстремумов подключен к второму входу второго элемента ИЛИ i-ro узла сравнени , п-й вход предварительной установки блока соединен с вторым входом элемента ИЛИ п-го узла сравнени , .вход начала цикла блока подключен к третьему входу первого элемента И п-го узла сравнени и к третьим входам первого , второго и третьего элементов И 1,2,.,.{п-1)-го узлов сравнени , выход четвертого элемента И 1,2,... (п-1)-го узлов сравнени соединен с 1,2,...(п-1)-м выходом блока, выход второго элемента И п-го узла сравнени подключен к п-му выходу блока, инверсный выход второго триггера каждого i-ro узла сравнени соединен с четвертым входом первого элемента И (i+1)-ro узла сравнени , четвертые входы первого и третьего элементов И каждого i-ro узла сравнени соединены между собой. 3. Устройство по п. 1, отличающеес тем, что в нем блок управлени содержит генератор тактовых сигналов, узел переключателей, элементы ИЛИ, И, группы элементов И, ИЛИ, одновибратор, счетчик, причем кажда i- входна шина задани нижней границы интервала подключена к первому входу i-ro элемента И первой группы, где ,2,...n, кажда i- входна шина задани верхней границы интервала соединена с первым входом i-ro элемента И второй группы, каждый i-й выход первой группы узла переключателей подключен к первому входу (i+n)-ro элемента И первой группы, каждый i-й выход второй : 11 группы узла переключателей соединен с первым входом (i+n)-гоэлемента И второй группы, входы каждого i-ro и {i+n)-ro элементов И первой группы подключены к первому и второму вход соответственно i-ro элемента ИЛИ пе вой группы, входы i-ro и {i+n)-го элементов И второй группы соединены с первым и вторым входами соответственно i-ro элемента ИЛИ второй группы, первый задающий выход узла тереключателей подключен к первым зходам первого и второго элементов 1, второй задающий выход узла пере ключателей соединены с первыми вход ми третьего и четвертого элементов И, вход внешнего стробировани устройства подключен к второму входу первого элемента И, выход которого соединен с вторыми входами 1,2,.,. п-го элементов И первой и второй групп, вход внешней синхронизации устройства подключен к второму вход второго элемента И, выход которого 112 соединен с первым входом элемента ИЛИ, выход которого подключен к информационному входу счетчика, выход переполнени которого соединен с входом одновибратора, выход которого подключен к первой выходной шине блока и к второму входу третьего элемента И, выход которого соединен с вторыми входами (п+1), (п+2),.,. 2 п-го элементов И первой и второй групп, выход генератора тактовых сигналов подключен к второму входу четвертого элемента И, выход которого соединен с вторым входом элемента ИЛИ, третий задающий выход узла переключателей подключен к управл ющему входу счетчика. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № А97583, кл. G Об F 7/02, 197. a trigger, a control unit, the information outputs of the analog-digital converter connected to the information inputs of the extremum extraction units, the first output of the control unit is connected to the input of the initial 395 register setup, the information inputs of which are connected to the outputs of the extremum extraction blocks, the second output of the control unit is connected to the inputs of the initial setup of the analog-digital converter, the trigger and the extremum extraction unit; the outputs of the third clock signal are connected to the polling inputs of the blocks extremum extraction, the outputs of the first and second groups of the control unit are connected to the presetting inputs of the first and second extremum extraction units 8, respectively, the output of the characteristic of the end of the analog-to-digital converter operation is connected to the input, setting in one state a trigger, the output of which is connected to the cycle start inputs extremum extraction units, the outputs of each extremum extraction unit are connected to the information inputs of the register and the fact that each of the extremum extraction units of soda neighing n comparison nodes, OR element, delay element, with each i-th comparison node, about. e, 2 ,. . . , (n-1), consists of AND, OR, NOT elements, triggers, the i-th information input of the block is connected to the first inputs of the first and second § elements AND, through the first element NOT to the first input of the third And element and to the installation input to the unit the state of the first trigger of the i-ro comparison node, in each iM comparison node, the outputs of the second and third elements AND are connected to the first and second inputs of the first OR element, the output of which is connected to the installation input to the second state of the second trigger, direct-EXIT the first trigger is connected to n The first input of the fourth element is AND, to the second input of the second element AND, and through the second element is NOT to the second inputs of the first and third elements AND, the output of the second element OR is connected to the input of the installation to the zero point of the second trigger n and the base node consists of the elements I, -OR, H of the flip-flops, and the n-and information input of the block is connected to the first input of the first element I and to the input of the setup in the one state of the trigger, the direct output of which is connected to the first input of the second element I and through the element NOT to the second entrance of the first eleme ITA AND, the output of the OR element is connected to the input of the installation in the zero state of the trigger, the outputs of the first AND elements of each comparison node are connected to the inputs of the OR element, the output of which is connected to the first inputs of the second OR OR 1,2 elements through the delay element. . . , (nl) -ro comparison nodes and the OR of the i-ro comparison node, each i-th input of the pre-installation of the extremum extraction unit is connected to the second input of the second element OR of the i-ro comparison node, the n-th pre-installation input of the block is connected to the second input element OR n-th comparison node, the input of the beginning of the cycle of the block is connected to the third input of the first element And the n-th comparison node and to the third inputs of the first, second and third elements AND 1,2,. . (n-1) -th comparison nodes, the output of the fourth element, and T, 2,. . . The (n-1) th comparison node is connected to 1,2,. . . (n-1) -th output of the block, the output of the second element of the I-th and the comparison node is connected to the n-th output of the block, the inverse output of the second trigger of each n-th comparison node is connected to the fourth input of the first element And (i4-1) - The ro node of the comparison, the fourth inputs of the first and third elements AND of each i-ro comparison node are interconnected, as well as the fact that the control unit contains a clock signal generator, a switch node, the elements OR, AND, the groups AND, OR, the one-shot , the counter, and each i is the input bus of the job. ala connected to the first input of the i-ro AND gate of the first group, where 2 ,. . . n, each i- input bus for setting the upper limit of the interval is connected to the first input of the i-th element of the second group, each i-th output of the first group of the switch node is connected to the first input of the (1 + n) -th element of the first group, each output of the second group of the switch node is connected to the first input of the (i + + n) th element of the second group, the input of each I-th and (+ n) th elements of the first group of the first group are connected to the first and second inputs of the i- respectively ro of the element OR of the first group, the inputs of the i-ro and (1 + n) -th element AND of the second group are connected to the first and second inputs, respectively, I-ro of the OR gate of the second group, the first predetermined output node switch is connected to first inputs of first and second AND ,. the second one specifies the output of the switch node is connected to the first inputs of the third and fourth And elements, the external gate input of the device is connected to the second input of the first And element, the output of which is connected to the second inputs 1,2 ,. . . Nth elements of the first and second groups, the external synchronization input of the device is connected to the second input of the second element AND, the output of which is connected to the first input of the OR element, the output of which is connected to the information input of the counter, the overflow output of which is connected to the input of the one-vibrator, the output of which is connected to the first output bus no block and to the second input of the third element And, the output of which is connected to the second inputs (n + 1), (n + 2. . . 2 of the 5th elements of the first and second groups, the output of the clock signal generator is connected to the second input of the fourth element AND whose output is connected to the second input of the OR element, the third driving output of the switch node is connected to the control input of the counter. In FIG. 1 and 2 shows the functional diagram of the device. The device contains a control unit 1, a trigger 2, an analog-digital converter 3, a register, extremum extraction circuits 5 and 6, each of which consists of nodes 7, 7, 7,. . , 7g, comparison, the element OR 8 and the element 9 delay. Each of the comparison nodes 7 consists of elements AND 10-12, element OR 13, trigger 1h, element OR 15, trigger 16, elements NOT 17 and 18 of element And 19, Control unit 1 (Fig. 2) contains element 20, generator 21 of such signals, counter 22, one-shot 23, node 2k of switches, elements And 25 and 2b, groups of elements And 27-1 27g,. . . 27p. 27п4 - ,,. . . , /, and, 28 ,. . . 28p,. . . 28,2j ,, 27. -; 28 input tires 29, 290 ,. . . 29p set the lower limit of the interval, the input tires 30-1, 30g | ,. . . 30p setting the interval boundary, input 31 of the external synchronization, input of the external gate 32, input 33 of the start, start, information output buses of the block,,. 3 35, 35. . . control outputs of the control unit 36-38, a group of elements OR 39-t, 39i ,. . . 33ni 0-1,. . . 0n, element AND P1, element OR 2. The device works as follows. On the node 2k switches set the mode: external or internal by applying an enable signal to the corresponding inputs of the elements And 25 or 26. In the counter 22 set the duration of the session of the device by applying the appropriate signals to its inputs from the outputs of the node 2k switches. After that, the first pulse of the clock frequency, arriving through the elements 20 and 41 and OR k2 to the input of the counter 22, sets the latter to the state in which the output | This signal triggers the one-shot 23, a signal from the output of which goes to the first output of block 1 and then sets the register U to the initial zero state. At the same time, the signal from the one-shot output. 23, the AND 26 element, in the device operation mode, the Inner gates the gating code for setting the limits of the confidence interval coming from the corresponding outputs of the switch node 2k through the groups of the AND elements 27 and 28 and OR 39 and ku. At the same time, at the outputs of block 1 two code combinations of pulse signals of one-vibration pulse 23 appear, which then go through the OR elements 15 to the inputs of information triggers 16 set them to the corresponding states and thereby determine the specified limits of the confidence interval. At the end of the pulse generated by the single-oscillator 23, the first output of block 1 appears, enabling the register k, and at the same time the setting of the limits of the confidence interval ends. Next, until the end of the specified measurement session, for each clock signal input to the counter 22, from the first output of the last to the second output of the block. T signals are received that start up the analog-digital converter 3 to measure and return to the initial state of flip-flop 2 and flip-flops 16. At the end of a specified measurement session from the second output of counter 22 to the fourth output of block 1, a signal is received that reads the digital code from the outputs of the flip-flops 16 through AND 10 elements into register k. A new measurement session occurs in the described sequence. In the device operation mode, the external clock signals and the gating signals of the confidence interval code are received via tires 29-32 from an external device, while it is possible to automatically measure the limits of the confidence interval during a given measurement session, as well as automatically change the measurement session duration. the digital code from the first output of the ADC 3 receives a signal that overturns the trigger, 2 from the output of which the signal permits. enters the separate combined inputs of the elements And 11, 12 and 19. The process of comparing a digital code; With the output of the ADC 3 e, the code set at the outputs of the flip-flops 16 begins with the highest digit of the digital code of the ADC 3. The comparison is carried out for, schemes 5 and 6 of extremum extraction by three code combinations, In case of equality of codes at the outputs of the higher bit of the A / D converter 3 and trigger 1b, the signal from the output of the element 11 and in the case of the code combination 1 - 1 or from the output of the element And 12 through the element OR 13, the trigger 14 overturns, from the output of which the enabling signal comes in to compare the codes of the next bit of the A / D converter 3 with the code of the next trigger 16. A similar code comparison process occurs for the extremum extraction scheme, as long as in some code analysis node, the output of the A / D converter 3 is not more or less than the C code of the output of the trigger 16. Then, in case the code from the output of the A / D converter 3 is smaller than the code from the output of trigger 16, the comparison process is over and the information on the outputs of the trigger 16 is stored. In a nutshell, ate code from the output of the ADC in the process. ;. | 1 in a knot of an antly. m . It is more than code three hera 6, p. igil from the nepsorij 18 element output goes to the corresponding input of the element OR 5, and the last passage triggers a one-shot 6, the leading edge of which all information triggers 16 through the second 15 element OR returns to the initial state, and at the end of this pulse, a single information from the respective outputs of the A / D converter 3 is transferred to the inputs of the respective triggers 16. : For the comparison circuit, the analog transfer of a digital code from the outputs of the ADC 3 will occur if in some analysis node the code from the output of the ADC 3 turns out to be less than the code from the output of the corresponding trigger 16. After testing by the device specified in the control unit of the measurement session, (the number of comparison cycles), the signal from the fourth output of the last signal goes to the combined inputs of all elements AND 10, as a result of which single information from the outputs of the corresponding triggers 16 goes through the corresponding elements AND 10 to the corresponding inputs of register 4 In this case, from the first output of the control unit 21, the digital input from the outputs of the AND 10 elements to the register is entered into the register by the first input of the information output register A. The boundaries of the confidence interval are changed from the third outputs of the control unit 1 by setting the initial comparison code through the OR elements at the outputs of the flip-flops 16. The result of each measurement session is entered into register 4 and is simultaneously issued as the maximum and minimum values in the digital bit code of the ADC 3. The technical and economic effect consists in expanding the functionality of the device by simultaneously determining the maximum and minimum values of the function under study in the variable code of the confidence interval. Claim 1. A device for determining extreme numbers containing an analog-to-digital converter, two extremum extraction units, a register, a trigger, a control unit, the information outputs of the analog-digital converter 99 being connected to information inputs of extremum extraction blocks, the first output of the control unit being connected to the input of the initial setup register, informational inputs of which are connected to the outputs of the extremum extraction units, characterized in that, in order to extend the functionality by means of the extremes in the tolerance field, in it the second output of the control unit is connected to the inputs of the initial setup of the analog-digital converter, the trigger and the extremum extraction unit, the outputs of the third clock signal are connected to the inputs of the extremum selection blocks survey, the outputs of the first and second groups of the control unit connected to the pre-installation inputs of the first and second extremum extraction units, respectively, the output of the sign of the end of the analog-to-digital converter operation is connected to the installation input in units Trigger-border state, the output of which is connected to the inputs on Chal loop extrema isolation unit, an output of each of the extrema isolation unit connected to the data inputs of the register 2. The device according to claim. 1, characterized in that in it each of the extremum extraction blocks contains n comparison nodes, an OR element, a delay element, each i-and a comparison node, where i 1,2 ,. . . (P1), consists of elements AND, OR, NOT, triggers, the i- and information input of the block is connected to the first inputs of the first and second elements AND, through the first element NOT to the first input of the third AND element and to the installation input in the single state the first trigger of the i-ro comparison node,. in each iM comparison node, the outputs of the second and third elements AND are connected to the first and second inputs, respectively, of the first element OR, the output of which is connected to the installation input in the unit state of the second trigger, the direct output of the first trigger is connected to the first input of the fourth element I, to the second the input of the AND element and, through the second element, NOT to the second inputs of the first and third elements AND, the output of the second element OR is connected to the installation input to the zero state of the first three to 10 hera, the n -th comparison node consists of AND elements, OR, NOT, a trigger, and the nth information input of the block is connected to the first input of the first element AND and to the installation input to the single trigger state, the direct output of which is connected to the first input of the second element AND and through the element NOT to the second input of the first element And, the output of the element OR is connected to the input of the installation in the zero state of the trigger, the outputs of the first elements AND of each of the comparison nodes are connected to the inputs of the OR element, the output of which is connected to the first inputs of the second elements OR 1, 2, through the delay element. . . (p-1) of the comparison node and the OR element of the n-th comparison node, each i-and pre-installation input of the extremum extraction unit is connected to the second input of the second element OR i-ro comparison node, the p-th pre-installation input of the block is connected to the second input of the OR element of the nth comparison node,. the input of the beginning of the cycle of the block is connected to the third input of the first element And the n-th comparison node and to the third inputs of the first, second and third elements I 1,2 ,. , {n-1) th nodes of the comparison, the output of the fourth element And 1,2 ,. . . (p-1) of the reference node is connected to 1,2 ,. . . (n-1) -th output of the block, the output of the second element And the n-th comparison node is connected to the n-th output of the block, the inverse output of the second trigger of each i-r comparison node is connected to the fourth input of the first element And (i + 1) - ro of the comparison node, the fourth inputs of the first and third elements AND of each i-ro comparison node are interconnected. 3 The device according to claim. 1, characterized in that in it the control unit contains a clock signal generator, a switch node, OR, AND elements, a group of AND, OR elements, a one-shot, a counter, each i- input interval setting bus for the lower limit of the interval element And the first group, where, 2 ,. . . n, each i- input bus for setting the upper limit of the interval is connected to the first input of the i-ro element AND the second group, each i-th output of the first group of the switch node is connected to the first input of the (i + n) -ro element AND of the first group, each i output of the second: 11 groups of the switch node is connected to the first input of the (i + n) -go element AND the second group, the inputs of each i-ro and (i + n) -ro elements AND of the first group are connected to the first and second inputs, respectively, i- ro of the element OR of the first group, the inputs of the i-ro and {i + n) -th elements AND of the second group are connected to the first and second inputs with Responsibly the i-ro element OR of the second group, the first specifying the output of the switch node is connected to the first inputs of the first and second elements 1, the second specifying the output of the switch node is connected to the first inputs of the third and fourth elements, And the external gate of the device is connected to the second input of the first element And, the output of which is connected to the second inputs 1,2,. , Nth elements of the first and second groups, the external synchronization input of the device is connected to the second input of the second element AND, the output of which 112 is connected to the first input of the OR element, the output of which is connected to the information input of the counter, the overflow output of which is connected to the input of the one-vibrator connected to the first output bus of the block and to the second input of the third element I, the output of which is connected to the second inputs (n + 1), (n + 2) ,. , 2 of the 5th elements of the first and second groups, the output of the clock signal generator is connected to the second input of the fourth AND element, the output of which is connected to the second input of the OR element, the third master output of the switch node is connected to the control input of the counter. Sources of information taken into account during the examination 1. USSR Author's Certificate No. А97583, cl. G About F 7/02, 197.
2.Авторское свидетельствоСССР № , кл. G Об F 1/uk, 1976 (прототип).2. Authors certificateSSSR №, cl. G About F 1 / uk, 1976 (prototype).