SU1631562A1 - Устройство дл селекции дефектов изображений объектов - Google Patents

Abstract

Изобретение относитс  к автоматике и может быть использовано дл  контрол  печатных плат. Цель изобретени , заключающа с  в повышении точности устройства, достигаетс  введением двух блоков распознавани , двух элементов ИЛИ, элемента НЕ и регистра, что позвол ет анализировать дефекты участков печатных плат, поперечное сечение которых менее допустимого. 7 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах с техническим зрением дл  селекции дефектов изображений фотошаблонов печатных плат.

Цель изобретени  - повышение точности устройства.

Сущность изобретени  состоит в том, что в процессе считывани  изображени  печатных плат, либо фотошаблонов элемент за элементом, строку за строкой получают матрицу отсчетов, соответствующую позитивному изображению, в которой принимают значени , равные 1, дл  темных участков изображени , соответствующих наличию токоведущих проводников, а 0 - дл  светлых участков, соответствующих отсутствию токоведущих проводников. В матрице отсчетов aij I - номер элемента в строке и может измен тьс  от 0 до n, j - текущий номер строки.

Выделение дефектных участков, обусловленных сужением токоведущих проводников , поперечное сечение которых в месте сужени  менее заданной величины при производственной ориентации токоведущих проводников, и выделение дефектных участков , обусловленных расширением токоведущих проводников, приводит к тому, что рассто ние между смежными проводниками становитс  менее заданной величины.

Выделение дефектных участков токоведущих проводников и выделение дефектных областей, не удовлетвор ющих требованию допустимого рассто ни  между смежными проводниками, осуществл етс  параллельно , их идентификаци  производитс  по одному и тому же принципу, но с той лишь разницей, что выделение дефектных участков токоведущих проводников осуществл етс  путем преобразовани  матрицы aij отсчетов позитивного изображени , а выделение дефектных областей, не удовлетвор - ющих требованию допустимого рассто ни  между смежными проводниками, реализуетс  путем преобразовани  матрицы aij «отсчетов негативного изображени .

fe

с

СА)

СЛ О

Рассмотрим принцип выделени  дефектных участков на примере преобразовани  матрицы aij отсчетов позитивного изображени . Преобразование матрицы aij отсчетов негативного изображени  производитс  аналогично.

Выделение дефектных участков осуществл етс  следующим образом.

За счет m-кратного изотропного сжати  элементов исходной матрицы в соответствии с рекуррентным соотношением

afj Л Л di+k,j+i , (1) -1 k - 1

где t 0,m; -aij:

dip dij,

получают отсчеты промежуточного изображени , а в результате последующей операции над отсчетами промежуточного изображени  путем m-кратной изотропной расфокусировки в соответствии ссоотноше- нием

1t(t-i)

cij, (2)

c,

U

k - 1 I - 1

где t 0,m;

cij° dij1;

cijm cij,

получают отсчеты cij матрицы отфильтрованного и восстановленного изображени .

В результате сравнени  отсчетов aij исходного изображени  и отсчетов cij отфильтрованного и восстановленного изображени  получают отсчеты матрицы bjj разностного изображени 

Ьц aij П си.(3)

Размер дефекта, подлежащий идентификации , определ етс  коэффициентом m сжати  и расфокусировки.

Наличие отсчетов Ь разностного изображени  в соответствии с (3) не свидетельствует в полной мере о наличии дефекта, а только лишь указывает на его возможность. Поэтому необходимо установить св зь между отсчетами cij отфильтрованного и восстановленного изображени  и отсчетами bij разностного изображени , использу  свойства примыкани  граничных элементов матриц cij и By. ,

Матрица примыкани  определ етс  на основании соотношени 

Dij Dl-ijU .j-iU U Dlj-iU D1-1.J-1

де

DiJBijfl QjD Cij-1 ;

Dij Bi,j-i Л Cij Л Ci.j-i

(4)

(5) (6)

0

5

0

5

0

5

0

5

0

5

C.jH CI-LJ ;(7)

Di ВиЛ CijH -i.j .(8)

Дл  получени  св зности отсчетов матрицы примыкани  между элементами соседних строк скорректируем ее в соответствии с (5). Тогда скорректированна  матрица примыкани  примет вид

Dij Df}U

U D4.J-1 Л D4-1.J-1 1 .

LJ0)

Отсчеты матрицы DJJ в соответствии с (9) пространственно наход тс  в области граничных элементов матрицы Cij отфильтрованного и восстановленного изображени  и не принадлежит граничным отсчетам матрицы BIJ разностного изображени , В этой св зи матрица MJJ дефектной области мож.ет быть получена путем объединени  матрицы DIJ и матрицы BJJ:

Mij ByU Dij .(10)

Отсчеты матрицы примыкани  DJJ принадлежат отсчетам матрицы дефектной области MJJ. В этой св зи распознавание дефекта можно осуществить на основании взаимной св зи структуры матрицы MIJ дефектной области и структуры матрицы DJJ примыкани .

Возможны следующие св зи структур

Mij И Dij.

1.Отсчеты матрицы M,j дефектной области не содержит отсчетов матрицы DIJ примыкани , что соответствует наличию дефекта, размер которого менее заданной величины и не св зан с изображением. Этот случай не имеет информативного значени .

2.Отсчеты матрицы MIJ дефектной области содержат отсчеты матрицы DIJ примыкани , но отсчеты матрицы DJJ примыкани  образуют при этом лишь одну св зную область , что соответствует наличию дефекта, примыкающего к проводнику и образующего по отношению к изображению проводни-0 ка выступ, а следовательно, сечение проводника в этом месте увеличиваетс . Такой дефект  вл етс  ложным и также не имеет информативного значени .

3.Отсчеты матрицы Mij дефектной области содержат отсчеты матрицы DJJ примыкани , но отсчеты матрицы DIJ при этом образуют две или более не св зных между собой областей, что соответсвтует дефекту, который порожден сужением дорожки печатной платы менее заданной величины. Следовательно, последн   ситуаци   вл етс  информативной как характеризующа  искомый дефект и подлежит распознаванию.

Алгоритм распознавани  строитс  следующим образом.

а)Св зным элементам матрицы MIJ дефектной области присваиваютс  одинаковые номера в соответствии с рекуррентным соотношением

. NI.J-I.L HIJ X X MIJU AI + i +y.j -I.L Bi-i.j , (11) где

Ai|L NIJL 5|j ;

5ij В(П Mi -i,j +i ;

BIJ Mi -ij .

б)Св зным элементам матрицы DIJ примыкани  также присваиваютс  одинаковые номера в соответствии с аналогичным рекуррентным соотношением

N jL Nli-i.j,LlU N j.j-KL1

XDij A I + + y.j -l.L Bi -i.j . (12)

В соотношени х (11) и (12)

Hij-1,(13)

если номера св зных элементов на соседних строках, соответствующих одной области , будут отличны от нул  и не равны между собой, т.е. будет выполн тьс  условие

NI-IJ.L 0; Ni.j-i.L 0; NM.J.L NIJ-I.L.

(14)

б) В каждой дефектной области подсчитываетс  число областей примыкани 

В том случа, если число областей примыкани  в данной дефектной области равно или более двух, элементы матрицы MIJ дефектной области  вл ютс  информативными и селектируютс  как дефект.

При подсчете числа областей примыкани  в каждой дефектной области учитываем то, что изображение дефектной области само по себе достаточно сложное, а изображение области примыкани  может входить в изображение дефектной области в произвольной пространственной ориентации.

Во-первых, сама дефектна  область, определ ема  матрицей в процессе выделени  св зных элементов, может состо ть из р да подобластей с разными начальными номерами.

Во-вторых, св зные элементы матрицы Dij примыкани  могут принадлежать дефектной области с матрицей MIJ, но с разными начальными номерами.

Дл  однозначного формировани  признака занесени  очередной примыкающей дефектной области определ ют область пересечени  HIJ, определ емую на основании (13) дл  матрицы MIJ дефектной области, и HIJ также на основании (13), но дл  матрицы DIJ примыкани .

Признак занесени  очередной примыкающей дефектной области определ ют как

Z,j - QijU Т i - 1. j П Т„П H I - 1. j , (15)

где

0

TIJ Т i - i j П Нц U hij ; tij Hi -1 j П HIJ hij tijD S ; Qij 1,

(16) (17)

(18) (19)

если

N i-i.j.LH N I.I + LL . (20)

a S 1, если текущее число областей примыкани  дл  подобласти, соответствующей отсчетам матрицы MIJ на предыдущей строке, имеет значение больше нул . Индексы i и j

при Zij в соотношении (15) определ ют координаты дефекта.

На фиг.1 представлена структурна  схема устройства дл  селекции дефектов изображений объектов; на фиг.2 - структурна 

схема блока распознавани ; на фиг.З - структурна  схема блоков селекторов признаков изображений, на фиг.4 - структурна  схема узлов формировани  св зей; на фиг.5 - структурна  схема узлов дешифрации; на

фиг.6 - структурна  схема анализатора; на фиг.7 - структурна  схема узла пам ти.

Устройство (фиг.1) дл  селекции дефектов изображений объектов содержит блок 1 ввода изображений, первый элемент НЕ 2,

первый 3 и второй 4 селекторы признаков изображений, блок 5 синхронизации, первый 6 и второй 7 блоки распознавани , второй 8, третий 9 и первый 10 элементы ИЛИ, блок 11 управлени , второй блок 12 пам ти,

четвертый элемент ИЛИ 13, первый блок 14 пам ти и счетчик 15,

Блоки 6 и 7 распознавани  (фиг.2) содержат узел 16 пам ти, коммутатор 17. второй элемент НЕ 18, первый 19 и второй 20

узлы маркировки, первый элемент И 21, анализатор 22 дефекта и п тый элемент ИЛИ 23.

Селекторы 3 и 4 признаков изображений (фиг.З) содержат узел 24 цифровой

фильтрации, узел 25 расфокусировки, первый элемент 26 задержки, первый дешифратор 27, первый 28 и второй 29 узлы формировани  св зей, шестой элемент ИЛИ 30, второй элемент 31 задержки, пер вый 32 и второй 33 узлы дешифрации, седьмой элемент ИЛИ 34 и третий элемент 35 задержки.

Узлы 28 и 29 формировани  св зей (фиг.4) содержат четвертый 36 и п тый 37 элементы задержки, второй дешифратор 38.

шестой и седьмой элементы задержки 39, второй дешифратор 40, восьмой элемент ИЛИ 41 и восьмой элемент 42 задержки.

Узлы 32 и 33 дешифрации (фиг.5) содержат дев тый 43 и дес тый 44 элементы задержки , второй дешифратор 45 и дев тый элемент ИЛИ 46.

Анализатор 22 дефектов (фиг.6) содержит дес тый элемент ИЛИ 47, второй элемент И 48, одиннадцатый 49 и двенадцатый 50 элементы задержки и третий дешифратор 51.

Узел 16 пам ти (фиг.7) содержит одиннадцатый элемент ИЛИ 52, третий элемент И 53, тринадцатый элемент 54 задержки, второй регистр 55, четвертый элемент И 56, третий блок 57 пам ти, четвертый дешифратор 58, двенадцатый элемент ИЛИ 59, преобразила ель 60 кода и п тый дешифратор 61.

Преобразователь 60 кода выполнен в виде посто нного запоминающего устройства (ПЗУ), работа которого представлена в виде таблицы истинности.

Устройство работает в двух режимах: считывани  и выдачи информации.

В режиме считывани  отсчеты бинарного изображени , полученные на выходе блока 1, отсчет за отсчетом вдоль строк изображени , строка за строкой поперек строк подаютс  с частотой, определ емой блоком 5 синхронизации на вход селектора 4 признаков изображений и через первый элемент НЕ 2 на вход селектора 3 признаков изображений.

В каждом из селекторов 3 и 4 признаков изображений отсчеты, соответствующие входному изображению, поступают на вход узла 24 цифровой фильтрации, в котором осуществл етс  операци  m кратного изотропного сжати  элементов исходной матрицы в соответствии с рекуррентным соотношением (1), с выхода которого отсчеты промежуточного изображени  поступают на вход Узла 25, осуществл ющего операцию m-кратной изотропной расфокусировки в соответствии с (2),

С выхода узла 25 расфокусировки отсчеты отфильтрованного и восстановленного

изображени  поступают на первые входы узлов 28 и 29 формировани  св зей и на первый вход дешифратора 27, на второй вход которого через элемент 26 задержки с задержкой, равной времени обработки сигнала в узлах 24 и 25 цифровой фильтрации и расфокусировки, поступают отсчеты входного изображени . С выхода дешифратора

27на вторые входы узлов 28 и 29 и на вход 0 узла 33 дешифрации через элемент 31 с задержкой на (п+1) такт поступают отсчеты разностного изображени  в соответствии с (3), причем на выходе дешифратора 27 будет 1, если на первом входе О, а на втором

5 1. Св зь между отсчетами отфильтрованного и восстановленного изображени  и отсчетами разностного изображени  реализуетс  посредством узлов 28 и 29 формировани  св зей и элемента ИЛИ 30, с

0 выхода которого на вход узла 32 дешифрации поступают отсчеты матрицы примыкани  в соответствии с (4). Посредством узла

28формировани  св зей устанавливаютс  св зи между отсчетами отфильтрованного и

5 восстановленного изображений в строке и в том узле на элементах 36,37,39 и 42 задержки соответствующие отсчеты задерживаютс  на один, один, два и п тактов и посредством дешифраторов 38 и 40 реали0 зуютс  операции (5) и (6) соответственно. Посредством узла 29 формировани  св зей устанавливаютс  св зи между отсчетами отфильтрованного и восстановленного изображений в соседних строках и в этом узле

5 на элементах 36,37,39 и 42 задержки соответствующие отсчеты задерживаютс  на п, п, 2п и один такт и посроедством дешифраторов 38 и 40 реализуютс  операции (7) и (8) соответственно. На выходах дешифраторов

0 38 и 40 будет 1 в том случае, если на первом и третьем входах 1, а на втором О.

С выхода узлов 32 и 33 дешифрации формируютс  отсчеты, соответствующие о

5 скорректированным матрицам примыкани  и разностного изображени  посредством элемента 32 задержки с задержкой на (л-1) такт, элемента 44 задержки с задержкой на один такт, элемента ИЛИ 46 и дешифратора

0 45, единица на выходе которого будет в том случае, если на его первом и втором входах 1, а на третьем О поступают на входы элемента ИЛИ 34, с выхода которого в соответствии с (10) отсчеты дефектной области

5 поступают на первый вход узла 19 маркировки каждого из блоков 6 и 7 распознавани .

С выхода узла 32 дешифрации отсчеты матрицы примыкани  с задержкой на один такт на элементе 35 задержки поступают на

первый вход узла 20 маркировки каждого из блоков 6 и 7 распознавани .

Блоки 6 и 7 распознавани  идентичные и поэтому достаточно рассмотреть работу одного из блоков.

Св зным элементам дефектной области посредством узла 19 маркировки присваиваютс  одинаковые номера в соответствии с(11),а св зным элементам матрицы примыкани  - посредством узла 20 маркировки. Дл  узла 19 маркировки используютс  все выходи, а дл  узла 20 маркировки используетс  только четвертый и шестой выходы.

В момент по влени  первого элемента в системе св зных элементов дефектной области на четвертом выходе узла 19 маркировки по вл етс  импульс длительностью в один такт, который поступает на второй вход коммутатора и через второй вход узла 16 пам ти на вход начальной установки регистра 55, устанавлива  нулевой код на его выходе, и на один из входов элемента И 53 При этом второй выход узла 19 маркировки через коммутатор 17 подключен к адресному входу ОЗУ 57 и в ОЗУ 57 при этом записываетс  по тактовому импульсу через элемент И 53 и элемент ИЛ И 52 нулевой код. Код на п том выходе узла 19 маркировки по вл етс  через такт после по влени  первого элемента дефектной области и, так как на третьем выходе узла 19 маркировки О, п тый выход узла 19 маркировки и адресный вход ОЗУ 57 узла 16 пам ти ско,;мути- рованы через коммутатор 17 и код адреса ОЗУ 57 соответствует коду номера дефектной области, который имеет одинаковое значение дл  всех св зных элементов этой области.

При по влении первого из св зных элементов матрицы примыкани  в соответствии с (19) и (20) на четвертом выходе узла 20 маркировки по вл етс  импульс длительностью в один такт, который через элемент ИЛИ 23 в соответствии с (15) поступает на четвертый вход узла 16 пам ти. При этом по тактовому импульсу код с выхода преобразовател  60 кода переписываетс  в регистр 55 и через врем , несколько большее длительности тактового импульса, за счет задержки на элементе 54 задержки через элемент ИЛИ 52 записывает код с выхода регистра 55 в ОЗУ 57, который соответствует текущему коду числа областей примыкани . Если код на выходе ОЗУ 57 составл ет 10 (это соответствует, что дл  данной дефектной области существует две или более об- ластей примыкани ), то данный код ЯЕЛЙСТСЯ признаком дефекта, при этом на выходе дешифратора 58 по вл етс  Г, котора  поступает на первый выход узла пам ти . Если код на выходе преобразовател  60 кода составл ет 10, то при наличии 1 на третьем выходе дешифратора 61 по вл етс  1, котора  поступает на третий выход узла

16 пам ти. На выходе элемента ИЛИ 59 узла пам ти будет 1 в том случае, если код на выходе ОЗУ 57 будет отличен от нул .

Если коды номеров св зных элементов на соседних строках как дл  элементов де0 фектной области, так и дл  элементов матрицы примыкани  отличны от нул  и не равны между собой, то выполн етс  условие (14) и на шестых выходах узлов 19 и 20 маркировки в соответствии с (13) будет 1, а на

5 третьем выходе узла 19 маркировки в соответствии (17) будет сформирован импульс длительностью в один такт. При этом импульсы на шестых выходах узлов 19 и 20 маркировки могут находитьс  в произволь0 ном соотношении и их взаимное расположение зависит от структуры дефектной

области и структуры матрицы примыкани .

С по влением импульса на третьем

выходе узла 19 маркировки, который по5 ступает на первый управл ющий вход коммутатора , на вход элемента И 21 и на вход элемента НЕ 18, первий выход узла 19 маркировки через коммутатор 17 скоммутиро- ван с адресным входом Г:ЗУ 57. При этом,

0 если код на выходе ОЗУ 57 отличен от нулевого , то на втором выходе узла 16 1 и на выходе элемента И 21 также 1, при этом выполн етс  (18). С выхода элемента И 21 в этом случае импульс длительностью в один

5 такт поступает на первый вход анализатора 22 дефектов, на второй и третий входы которого поступают сигналы с шестых выходов узлов 19 и 20 маркировки. При этом уровень 1 на выходе элемента ИЛИ 47 будет суще0 ствовать до тех пор, пока присутствует 1 на втором входе анализатора, реализу  при этом с помощью элементов ИЛИ 47, И 48 и элемента 50 задержки соотношение (16). Сигнал, поступающий на третий вход анали5 затора 22 дефектов, задерживаетс  на один такт элементом 49 задержки и поступает на третий вход дешифратора, на выходе которого будет 1, если на первом и третьем входах 0й. а на втором 1. Импульс., дли0 тельностью в один такт с выхода дешифратора 51 анализатора 22 дефектов через элемент ИЛИ 23 поступает на четвертый вход узла 16 пам ти, осуществл   очередное занесение и модификацию кода ОЗУ 57

5 точно таким же образом, как было описано выше.

Таким образом, с первых выходов блоков 6 и 7 распознавани  формируютс  сигналы в реальном масштабе времени работы считывающего устройства и данные сигналы при наличии импульсов синхронизации могут быть восприн ты устройством сопр жени  с цветным дисплеем, либо непосредственно использоватьс  дл  управлени  модул торами цветного монитора, где одним цветом отображаютс  дефекты токо- провод щих дорожек, а другим дефекты междорожечных областей

С вторых выходов блоков распознавани  формируютс  импульсы, момент по влени  которых отображает координаты дефекта и которые через элемент ИЛИ 8 поступают на один из информационных входов блока 12 пам ти и через элемент ИЛИ

13на счетный вход счетчика 15, код с выхода которого поступает на второй информационный вход блока 12 пам ти и на адресный вход блока 14 пам ти, в который записываетс  1 только через элемент ИЛИ 10 при наличии сигнала на втором выходе блока 6 распознавани .

Таким образом, код счетчика 15 определ ет номер дефекта, код блока 14 пам ти О или 1 определ ет характер дефекта (дефект токопровод щих дорожек - О, дефект междорожечных областей - 1). код, записанный в блоке 12 пам ти, определ ет координату дефекта.

После считывани  кадра изображени  с второго выхода блока пам ти вырабатываетс  импульс длительностью в один такт и переводит блок 11 управлени  в режим выдачи . В этом режиме на втором выходе блока 33 - О, а на четвертом выходе - 1, котора  через элемент ИЛИ 9 останавливает узел отсчета координат блока 12 пам ти. При этом также с нулевого, третьего, п того и шестого выходов формируетс  сери  импульсов заданной последовательности, посредством которых модифицируетс  счетчик 15 и обнул ютс  блоки пам ти 12 и

14до тех пор, пока, не по витс  импульс на третьем выходе блока 12 пам ти, поступающий на четвертый вход блока 11 управлени . При этом процесс выдачи информации завершаетс  и счетчик 15 устанавливаетс  в исходное нулевое состо ние. Код координаты дефектов с первого выхода блока 12 пам ти и код о характере дефекта с выхода блока 14 пам ти воспринимаетс  блоком сопр жени  с ЭВМ (не показан) при наличии синхроимпульса, снимаемого с шестого выхода блока 11 управлени . Перед началом считывани  очередного кадра на вход начальной установки устройства поступает сигнал, устанавливающий узел отсчета координат блока 12 пам ти и счетчики узлов маркировани  блоков распознавани  в нулевое состо ние. Затем цикл считывани  повтор етс .

Claims (2)

1. Формула изобретени  1. Устройство дл  селекции дефектов изображений объектов, содержащее блок ввода изображени , два селектора признаков изображени , два элемента ИЛИ, блок управлени , два блока пам ти и блок синхронизации , выход которого соединен с входами синхронизации блока ввода изображени , первого и второго селекторов

   0 признаков изображений, блока управлени  и второго блока пам ти и  вл етс  первым выходом устройства, выход блока ввода изображений соединен с информационным входом второго селектора признаков изо5 бражений, выход первого элемента ИЛИ соединен с управл ющим входом первого блока пам ти, выход первого блока пам ти, выход блока управлени  и первый выход второго блока пам ти  вл ютс  вторым вы0 ходом устройства, второй выход блока управлени  соединен с информационным входом первого блока пам ти, первый выход блока управлени  соединен с первым входом первого эпемента ИЛИ и первым

   5 управл ющим входом второго блока пам ти , второй и третий выходы которого соединены с первым и вторым информационными входами блока управлени , третий информационный вход блока управлени  соеди0 нен с входом логического нул  устройства, выход второго элемента ИЛИ соединен с информационным входом второго блока пам ти , отличающеес  тем, что, с целью повышени  точности устройства, оно содер5 жит два блока распознавани , первый элемент НЕ, третий и четвертый элементы ИЛИ и регистр, счетный вход которого соединен с выходом четвертого элемента ИЛИ, вход начальной установки соединен с п тым вы0 ходом блока управлени , выход счетчика соединен с адресными входами первого и второго блоков пам ти, четвертый выход блока управлени  соединен с первым входом третьего элемента ИЛИ, входы началь5 ной установки первого и второго блоков распознавани   вл ютс  входом Сброс устройства, второй вход третьего элемента ИЛИ соединен с входом Сброс устройства , первые выходы первого и второго блоков

   0 распознавани  соединены с первым выходом устройства, входы синхронизации первого и второго блоков распознавани  соединены с выходом блока синхронизации , первый и второй выходы первого и вто5 рого селекторов признаков изображений соединены с первым и вторым информационными входами первого и второго блоков распознавани , вторые выходы первого и второго блоков распознавани  соединены с первым и вторым входами второго элемента

   ИЛИ, второй выход первого блока распознавани  соединен с вторым входом первого элемента ИЛИ, выход третьего элемента ИЛИ соединен с вторым управл ющим входом второго блока пам ти, первый вход четвертого элемента ИЛИ соединен с выходом второго элемента ИЛИ. а второй вход - с третьим выходом блока управлени , вход первого элемента НЕ соединен с выходом блока ввода изображений, а выход - с информационным входом первого селектора изображений.
2. 2. Устройство по п.1, о т л и ч а ю щ е е- с   тем, что блок распознавани  содержит узел пам ти, коммутатор, второй элемент НЕ, два узла маркировки, первый элемент И, анализатор дефекта и п тый элемент ИЛИ, выход которого соединен с информационным входом узла пам ти, адресный вход которого соединен с выходом коммутатора , информационные входы первого и второго узлов маркировки соединены с первым и вторым информационными входами блока, вход синхронизации узла пам ти, первого и второго узлов маркировки и анализатора дефектов соединены с входом синхронизации блока, входы Сброс первого и второго узлов маркировки  вл ютс  входом начальной установки блока, первый, второй и п тый выходы первого узла маркировки

   соединены с первым, вторым и третьим информационными входами коммутатора, третий выход соединен с входом второго элемента НЕ, первым управл ющим входом коммутатора и первым входом первого элемента И, второй вход которого соединен с вторым выходом узла пам ти, а выход соединен с первым информационным входом анализатора дефектов, второй и третий информационные входы которого соединены с

   шестыми выходами первого и второго узлов маркировки, а выход - с первым входом п того элемента ИЛИ, второй вход которого соединен с четвертым выходом второго узла маркировки, четвертый выход первого узла

   маркировки соединен с вторым управл ющим входом коммутатора и управл ющим входом узла пам ти, выход второго элемента НЕ соединен с третьим управл ющим входом коммутатора, первый и второй выхо5 ды узла пам ти  вл ютс  первым и вторым выходами блока.

   Фиг.1

   в Вы г. t

   .

   VJ

   I

   Вх.ъ

   Вх.о

   дь,хо9

   о

   ЬВход Синхронизации

   ФигЛ

   Фиг. 5

   Фаг. 6

   Вых.

   Выход

   Вход синхронизации

   Вых.