SU1649575A1

SU1649575A1 - Устройство дл распознавани подвижных объектов

Info

Publication number: SU1649575A1
Application number: SU894694753A
Authority: SU
Inventors: Владас Йонович Ветерис; Лигита-Рамуне Винцовна Монтвилайте; Рамунас-Арвидас Владович Ветярис; Ромуальдас Станисловович Раулинайтис
Original assignee: Каунасский Политехнический Институт Им.А.Снечкуса
Priority date: 1989-05-23
Filing date: 1989-05-23
Publication date: 1991-05-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах автоматизации управлени производственными процессами. Целью изобретени вл етс повышение быстродействи и надежности устройства. Устройство содержит селектор адреса, четыре блока пам ти, три регистра, дешифратор, два триггера, счетчик, сумматор, п ть элементов И, три элемента ИЛИ, п ть элементов задержки, инвертор. За счет исключени затрат времени на выполнение повторных процедур распознавани и учета различных типов объектов достигаетс не только высокое быстродействие , но и надежность распознавани . 4 ил.

Description

Изобретени е относитс к автоматике и вычислительной технике, в частности к устройствам дл распознавани подвижных объектов, и может быть использовано в системах автоматизации управлени производственными процессами .

Цель изобретени - повышение быстродействи и надежности устройства

На фиг,1 представлена блок-схема устройства; на фиг.2 - схема селектора адреса| на фиг,3 - схема третьего блока пам ти на фиг.4 - временные диаграммы, по сн ющие работу устройства .

Устройство (фиг„О содержит с первого но четвертый блоки 1-4 пам ти.) селектор 5 адреса, сумматор 6, первый , второй и третий регистры 7-9, первый 10 и второй 11 дешифраторы, первый 12 и второй 13 элементы ИЛИ, первый 14 и второй 15 триггеры, первый 16 и второй 17 элементы И, группа элементов И 18-20, реверсивный счетчик 21, инвертор 22, с первого по п тый элементы 23-27 задержки и третий элемент ИЛИ 28.

На фиг,1 также обозначены контактна клавиша 29, входы 30-37 устройства и выходы 38-40.

Селектор адреса (фиг.2) включает элементы И 41-46, триггеры 47-49, элементы ИЛИ 50-55, элементы 56-58 задержки, входы 59-62 и выходы 63-71.

Третий блок пам ти (фиг.З) выполнен в виде групп элементов И 72-74,

регистров 75-77, групп элементов И 78-80 и элемента ИЛИ 81.

Устройство работает следующим образом .

Перед началом работы в регистр 8 заноситс базовый идентификационный код, характеризующий тип подвижных объектов, которые будут предъ влены дл идентификации. Этот код заноситс с входа 34 синхроимпульсом, поступающим на вход 35.

Указанный код расшифровываетс дешифратором 10 и снимает разрешающий потенциал с одного из входов элемента И 17, блокиру его работу, а кроме того, открывает по одному входу одни из элементов II 18-20, соответствующий поступившему коду.

Потенциалы с выходов соответствующих разр дов регистра 9 поступают через входы 59-61 селектора 5 на входы элементов И 42, 44 и 46, открыва по второму входу те из них, разр ды которых соответствуют разр дам регистра 9 с высоким единичным потенциалом.

Таким образом, после ввода кода- идентификатора те элементы И 42, 44 и 46, на входах которых присутствуют три единичных потенциала с входа 62, с соответствующего из входов 59-61 и с инверсного выхода соответствующего из триггеров 47-49, наход щихс в исходном состо нии, будут готовы к ра- боте.

Подвижные объекты последовательно предъ вл ютс дл идентификации.Каж

Лосле этого оператор нажимает кла- 20 дый из них имеет свой пор дковый но

вишу 29 Код идентификатора введен, сигнал с выхода которой поступает по входу 36 устройства на элемент ИЛИ 13 и, пройд его, поступает на вход одного из элементов И 18-20, открытого по двум другим входам высокими потенциалами с инверсного выхода триггера 14 и с соответствующего выхода дешифратора 10, С выхода одного из указанных элементов И 18-20 импульс поступает на вход считывани фиксированной чейки пам ти блока 4, выполненного в виде посто нного запоминающего устройства , и считывает содержимое соответствующей чейки на вход регистра 9.

Одновременно тот же импульс считывани проходит через элемент ИЛИ 28, задерживаетс элементом 27 задержки на врем считывани кода из блока 4 пам ти и поступает как на синхровход регистра 9, записыва в пего код из блока 4, так и на единичный вход триггера 14, перевод его в единичное состо ние, в котором он снимает блокировку с входа 62 селектора 5 и выдает сигнал Есть идентификатор на выход 3 9.

Кроме того, тот же импульс сбрасывает в исходное состо ние триггер 15, поступа на его нулевой вход.

Код, поступивший в регистр 9 из блока 4, содержит столько разр дов, сколько областей пам ти отведено дл идентификации предъ вл емых подвижных объектов. Наличие единицы в соответствующем разр де означает, что эта область пам ти относитс к данным, характеризующим предъ вл емые объекты .

25

30

35

40

45

50

55

мер, который расшифровываетс дешифратором (не показан), и сигналы от объектов поступают на входы 30-32.

Допустим, что сигнал поступил на вход 30. Тогда сигнал с входа 30 поступает на один вход как элемента И 41 (фиг. 2), так и элемента И 42. Открыт будет только элемент И 42, так как элемент И 41 блокирован низким потенциалом с пр мого выхода триггера 47, наход щегос в исходном состо нии .

Импульс с входа 30 проходит через элемент И 42 и поступает через элемент ИЛИ 50 на выход 70 селектора и далее через вход 70 на входы элементов И 72-74 и синхронизирующие входы регистров.

Кроме того, этот же импульс через элементы ИЛИ 54 и 55 сбрасывает (или подтверодает) в нулевое состо ние триггеры 48 и 49 и поступает на вход элемента 56 задержки (фиг,46), в котором задерживаетс на врем занесе- ни данных в соответствующий из регистров 75 и 76 в блоке 3 импульсом с выхода 70 селектора 5.

С выхода элемента 56 этот импульс поступает на единичный вход триггера 47, перевод его в единичное состо ние и блокиру таким образом цепь прохождени последующих импульсов с входа 30 через элемент И 42 и, наоборот , разреша их прохождение через элемент И 41. Кроме того, этот импульс через выход 65 селектора поступает на вход считывани фиксированной чейки пам ти блока 1, выполненного в виде ПЗУ, и считывает содержи5

0

5

0

5

0

5

С выхода элемента 56 этот импульс поступает на единичный вход триггера 47, перевод его в единичное состо ние и блокиру таким образом цепь прохождени последующих импульсов с входа 30 через элемент И 42 и, наоборот , разреша их прохождение через элемент И 41. Кроме того, этот импульс через выход 65 селектора поступает на вход считывани фиксированной чейки пам ти блока 1, выполненного в виде ПЗУ, и считывает содержимое чейки пам ти блокл 1 в качестве базового адреса считываемых данных в регистр 7.

Одновременно этот импульс через элемент ИЛИ 51 проходит на выход 66 селектора 5 и далее поступает на вход элемента 23 задержки, на вход синхронизации реверсивного счетчика 21 и на вход 66 блока 3.

Поступа на вход 66 блока 3, импульс переписывает содержимое соответствующего из регистров 75-77 чере соответствующие элементы И 78-80 и ИЛИ 81 на информационный вход реверсивного счетчика, В данном примере высоким потенциалом триггера 47 с выхода 67 селектора 5 открываетс группа элементов И 78 и, следовательно, код с выхода регистра 75 через элементы И 78 и элементы ИЛИ 81 переписываетс в реверсивный счетчик 21.

С выхода элемента 23 задержки (фиг„4в) импульс поступает на синхронизирующий вход регистра 7 и заносит код базового адреса в регистр 7.

В результате код базового адреса с выхода регистра 7 поступает на оди информационный вход сумматора, на другой информационный вход которого поступает содержимое реверсивного счетчика 21.

Импульс с выхода элемента ИЛИ 12, задержанный на врем занесени кода элементом 26 задержки (фиг,4г), поступает на синхронизирующий вход сумматора 6, который на своем выходе формирует результат суммы базового адреса и содержимого реверсивного счетчика 21. Этот код в качестве базового адреса считывани поступает на адресный вход блока 2 пам ти, на вход считывани которого поступает импульс с выхода элемента 24 задержки (фиг ,4д).

В результате с выхода 38 блока 2 считываютс данные, характеризующие все параметры данного объекта идентификации ,,

После считывани данных импульсом , задержанным элементом 25, сумматор сбрасываетс в исходное состо ние (фиг ,4е).

Кроме того, импульс считывани с выхода элемента 24 задержки поступает на суммирующий вход реверсивного счетчика, фиксиру факт выдачи данны о первом объекте идентификации.

5

0

5

0

5

0

5

0

5

Если за первым объектом следует объект, относ щийс к тому же классу, т.е. имеющий такой же номер, то сигнал от такого объекта вновь поступает на тот же вход 30.

В этом случае сигнал с выхода 30 селектора 5 проходит через элемент И 41, так как триггер 47 находитс в единичном состо нии, и через элемент ИЛИ 52 поступает на выход 71 селектора 5, с которого через элемент ИЛИ 12 и элемент 26 задержки он проходит на синхронизирующий вход сумматора 6, формирующий адрес считывани путем суммировани кода базового адреса и единицы реверсивного счетчика 21, и . т.д.

Если необходимо вернутьс к повтор- нон идентификации подвижного объекта, то оператор нажимает клавишу Возврат (не показана), сигнал с выхода которой поступает на вход 33 устройства и далее на один вход элемента И 16, другой вход которого через инвертор 22 подключен к выходу дешифратора 1 1 .

У дешифратора 11 задействован только один выход, высокий потенциал на выходе которого формируетс только в том случае, если на его входе присутствуют одни нули с выходов реверсивного счетчика.

Поскольку в данном случае показани реверсивного счетчика 21 не равны нулю, то на выходе дешифратора присутствует низкий потенциал, который инвертируетс инвертором 22 и открывает элемент И 16 по другому входу, Импульс с входа 33 проходит через - элемент И 16 на вычитающий выход реверсивного счетчика 21 и уменьшает его показани на единицу.

Кроме того, этот же импульс прохо дит через элемент ИЛИ 12 и после задержки элементом 26 на врем переходных процессов в счетчике 21 поступает на синхронизирующий вход сумматора, формирующего адрес считывани на единицу меньше.

Повторное нажатие клавиши Возврат приводит к обратному просмотру данных объектов до тех пор, пока дешифратор 11 не зафиксирует факт 66- нулени реверсивного счетчика по вычитающему входу.

Если на вход устройства предъ вл етс сигнал от объекта другого типа (номера), то импульсом с входа 70

блока 3 показани реверсивного счетчика запоминаютс -на период просмот- ра путем переписи его показаний в регистр 75, а импульсом с входа 66 по- .казани регистра переписываютс обратно в реверсивный счетчик.

Это позвол ет оператору сравнивать параметры объектов различных типов .

Таким образом, введение новых уз- лов и элементов позвол ет повысить как быстродействие устройства, исключа затраты времени на выполнение повторных процедур по идентификации подвижных объектов, так и его надежность путем распределени областей пам ти по различным типам объектов

Claims

Формула изобретени 20

Устройство дл распознавани подвижных объектов, содержащее селектор адреса, информационные входы которого вл ютс первым информационным входом устройства, первый блок пам -

ти, входы считывани которого соединены с выходами первой группы селектора адреса, а выход подключен к информационному входу первого регистра, первый элемент задержки, вход которого соединен с первым выходом селектора адреса, а выход подключен к синхронизирующему входу первого регистра , второй элемент задержки, выход которого соединен с входом третьего элемента задержки и с входом считывани второго блока пам ти, выход которого вл етс информационным выходом блока, второй регистр, информационный вход которого вл ете вторым информационным входом устройства, а выход соединен входом первого дешифратора, выходы которого подключены к одним входам группы элементов И, и четвертый элемент задержки, отличающеес тем, что, с целью повышени быстродействи и надежности устройства путем исключени затрат времени на выполнение повторных процедур распознавани объектов и учета различных типов объектов, оно содержит первый элемент И, один вход которого вл етс первым управл ющим входом устройства, первый элемент ИЛИ, входы которого соединены с выходом первого элемента задержки, с вторым выходом селектора адреса, а выход подключен к входу четвертого элемента задержки,

5

0

5

0

5

0

5

выход которого соединен с входом второго элемента задержки, реверсивный счетчик, синхронизирующий вход которого подключен к первому выходу селектора адреса, суммирующий вход соединен с выходом второго элемента за- держки, а вычитающий вход подключен к выходу первого элемента И, сумматор , информационные входы которого соединены с выходами первого регистра и реверсивного счетчика, синхронизирующий вход подключен к выходу четвертого элемента задержки, установоч- ный вход соединен с выходом третьего элемента задержки, з. выход подключен к адресному входу второго блока пам ти , второй дешифратор, вход которого соединен с выходом ревер сивного счетчика , инвертор, вход которого подключен к выходу второго дешифратора, а выход соединен с другим входом первого элемента И, второй элемент ИЛИ, один вход которого . вл етс вторым синхронизирующим входом устройства, другие подключены к информационным входам селектора адреса, а выход соединен с вторыми входами группы элементов II, третий блок пам ти, инфор- мационный вход которого соединен с выходом реверсивного счетчика, адресные входы которого подключены к соответствующим выходам второй группы селектора адреса, синхронизирующие входы соединены с первым и третьим выходами селектора адреса, а выход подключен к информационному входу реверсивного счетчика, первый триггер, нулевой вход которого вл етс вторым управл ющим входом устройства, пр мой выход которого соединен с входом блокировки селектора адреса и вл етс первым информационным выходом устройства , инверсный выход первого триггера соединен с третьими входами элементов И группы селектора адреса, третий регистр, выходы которого поразр дно подключены к управл ющим входам селектора адреса, а установочный вход соединен с нулевым входом первого триггера, второй элемент И, входы которого соединены с выходом второго элемента ИЛИ, соответствующим выходом первого дешифратора и инверсным выходом первого триггера, четвертый блок пам ти, входы считывани кс- торого соединены с выходами элементов И группы, а выход подключен к информационному входу третьего регистpa , третий элемент ИЛИ, входы которого соединены с выходами элементов И группы, п тый элемент задержки, вход которого соединен с выходом третьего элемента ИЛИ, а выход подключен к единичному входу первого триггера, установочному входу второго регистра, синхронизирующему входу третьего ре37

Фиг.)

гистра и вл етс установочным входом устройства, второй триггер, единичный вход которого соединен с выходом второго элемента И, установочный вход подключен к выходу п того элемента задержки, а пр мой выход вл етс вторым информационным выходом устрой- ства.

о40

071