SU1548800A1 - Устройство дл считывани и кодировани изображений объектов - Google Patents

Abstract

Изобретение относитс  к области автоматики, в частности к устройству дл  считывани  и кодировани  изображений объектов, и может быть использовано при распознавании образов. Цель изобретени  состоит в расширении функциональных возможностей устройства. Цель достигаетс  путем введени  кодового описани  и коррекции структуры изображений объектов, что обеспечиваетс  введением п ти блоков пам ти, двух дешифраторов, п того элемента И, четвертого элемента задержки, первого и второго элементов ИЛИ, блока маркировани  изображений и коммутатора. 9 ил.

Description

1

(21)4137793/24-24

(22)28.07.86

(46) 07.03.90. Бюл. N- 9

(71)Пензенский политехнический институт

(72)А.Л.Држевецкий, Р.А.Абульханов, С.Т,Баканов и А.Б.Левин

(53)681.327.12 (088.8)

(56)Авторское свидетельство СССР № 424191, кл. G 06 К 9/00, 1974.

Авторское свидетельство СССР № 1527646, кл. G 06 К 9/46, 1985.

(54)УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ И КОДИРОВАНИЯ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ

(57)Изобретение относитс  к области

автоматики, в частности к устройству дл  считывани  и кодировани  изображений объектов, и может быть использовано при распознавании образов. Цель изобретени  состоит в расширении функциональных возможностей устройства . Цель достигаетс  путем введени  кодового описани  и коррекции структуры изображений объектов, что обеспечиваетс  введением п ти блоков пам ти , двух дешифраторов, п того элемента И, четвертого элемента задержки , первого и второго элементов ИЛИ, блока маркировани  изображений и коммутатора . 9 ил.

Изобретение относитс  к автоматике , в частности к устройствам дл  считывани  и кодировани  изображений объектов, и может быть использовано при решении задач распознавани  изображений объектов.

Цель изобретени  - расширение функциональных возможностей устройства путем введени  кодового описани  и коррекции структуры изображений объектов.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - конкретное конструктивное выполнение узла структурного описани  изображений; на фиг. 3 - первый и второй блоки пам ти; на фиг. 4 - п тый блок пам ти; на фиг. 5 и 6 - первый и второй дешифраторы соответственно; на фиг. 7 - управлени ; на фиг. 8 - узел маркировки; на фиг. 9 - схема управлени .

Устройство (фиг. 1) содержит блок 1 ввода изображений, блок 2 преобразовани  изображений, включающий узел 2-1 цифровой фильтрации и узел 2-2 расфокусировки, блок 3 синхронизации , первый селектор 4 признаков изображений объектов, включающий узел 4- 1 цифровой фильтрации, узел 4-2 расфокусировки и узел 4-3 выделени  признаков , второй селектор 5 признаков изображений объектов, включающий узел 5-1 цифровой фильтрации, узел 5-2 расфокусировки и узел 5-3 выделени  признаков , первый элемент 6 задержки, первый элемент И 7, второй элемент 8 задержки , второй 9, третий 10 и четвертый П элементы И, элемент 12 задержки и узел 13 структурного описани  изображений объектов.

На фиг. 1 также показаны блок 14 вывода и выходы 15-19.

Узел 13 структурного описани  .(фиг. 2) содержит первый блок 20 пам ти , первый дешифратор 21, п тый элеС/

с

Сг

4 ос

ос

;ент И 22, четвертый элемент 23 задержки , второй блок 24 пам ти, третий блок пам ти 25 j, выполненный в виде ПЗУ, четвертьй блок 26 пам ти, выполненный в виде ОЗУ, первый элемент ИЛИ 27, второй дешифратор 28, коммутатор 29, второй элемент ИЛИ 30, п тый блок 31 пам ти, блок 32 маркировани  изображени  и блок 33 управлени .

Первый 20 и второй 24 блоки пам ти (фиг. 3), выполн ющие функции накоплени  признаков, содержит ОЗУ 34, узлы 35-37 пам ти ОЗУ 38, элементы 39

и 40 задержки, узел 41 маркировки, элемент 42 задержки, элемент ИЛИ 43, элемент И 44, элементы ИЛИ 45 и 46 и элемент 47 задержки.

П тый блок 31 пам ти (. 4), предназначенный дл  хранени  координат узлов, содержит счетчик 48, дешифратор 49, ОЗУ 50 и 51, элементы ИЛИ 52 и 53 и элемент НЕ 54.

Первый дешифратор 21 (фиг. 5), предназначенный дл  выделени  фрагментов вертикали, содержит элементы 55-60 задержки и узлы 61 и 62 дешифрации .

Второй дешифратор 28 (фиг. 6), предназначенный дл  выделени  фрагментов горизонтали, содержит элементы 63-68 задержки и узлы 69 и 70 дешифрации .

Блок 33 управлени  (йиг. 7) содержит элемент 71 задержки., элемент ИЛИ 72, элементы 73 и 74 задержки, дешиф- ратор 75, элемент 76 задержки, элемент И 77Э элемент 78 задержки, триггер 79, элемент ИЛИ 80, элемент 81 задержки и дешифратор 82.

Узел 41 маркировки (фиг. 8) содержит блок 83 управлени , счетчик 84, регистры 85 и 86, коммутаторы 87 и 88 ОЗУ 89, коммутатор 90, элементы 91 и 92 задержек, дешифратор 93, элемент И 94, счетчик 95, дешифратор 96, элемент 97 задержки, блок 98 сравнени , элементы ИЛИ 99 и 1009 элемент 101 задержки и дешифратор 102.

Блок 83 управлени  (фиг. 9) содержит элемент 103 задержки, дешифратор 104, элементы 105 и 106 задержки, элемент ИЛИ 107, элемент И 108, элемент 109 задержки и элемент ИЛИ 110.

Устройство работает в двух режимах в режиме считывани  и в режиме вьда- чи информации.

В режиме считывани  отсчеты бинарного изображени , полученные на вы

Q

5

0

5

30

45

50

ходе блока 1 отсчет за отсчетом вдоль строк изображени  и строка за строкой поперек строк, подаютс  с частотой , определ емой блоком 3 синхронизации , на вход узла 2-1 блока 2. С выхода узла 2-1 сигнал поступает,на вход узла 2-2. Сигналы с выхода блока 1 одновременно с поступлением на вход блока 2 поступают также на элемент 8 задержки, пройд  через который также одновременно поступают на элемент 6 задержки на m тактов и на один из входов элемента И 9, С выхода элемента 6 задержки сигнал отсчетов исходного изображени , пройд  через элемент И 7, поступает на вход блока 4. С выхода элемента И 9 сигнал отсчетов исходного бинарного изображени  поступает на вход блока 5. Коррекци  матрицы горизонтали производитс  на элементах И 7 и 10 при помощи узла , а матрицы вертикали -«. на элементах И 9 и 11 при помощи узла 5-3.

Отсчеты откорректированной матрицы горизонтали с выхода элемента И 10 поступают через вход 16 узла 13 на первые входы дешифратора 21, блока 20 пам ти и элемента И 22, На первом выходе дешифратора 21 формируютс  отсчеты , соответствующие началу горизонтали , а на втором выходе - отсчет:i, соответствующие концу горизонтали которые поступают соответственно через входы блока 20 на первые входы узлов

36и 37 пам ти и на второй и третий входы элемента ИЛИ 43, на выходе которого образуетс  частичньй узел горизонтали .

Отсчеты откорректированной матрицы вертикали с выхода элемента И 11 через элемент 12 задержки поступают через вход узла 13 структурного описани  изображени  на первый вход дешифратора 28, на первый вход блока 24 и второй вход элемента И 22. На первом выходе дешифратора 28 формируютс  отсчеты, соответствующие началу вертикали, а на втором выходе - отсчеты, соответствующие концу вертикали , которые через входы блока 24 поступают на первые входы узлов 36 и

37пам ти и на второй и третий входы элемента ИЛИ 43, на выходе которого образуетс  частный узел вертикали направлени .

На выходе элемента И 22 формируютс  фрагменты пересечени  горизонта

51

ли и вертикали и с задержкой с выход

элемента 23 задержки поступают через входы блоков 20 и 24 на четвертый вход элемента ИЛИ 43 каждого из блоков . Элемент 23 задержки уравнивает задержку формировани  отсчетов фрагментов начал и концов горизонтали и вертикали. Отсчеты с узла горизонтали и вертикали с выхода элемента ИЛИ 43 через вход блоков 20 и 24 поступают на входы элемента ИЛИ 30, на выходе которого формируютс  отсчеты обобщенного узла и поступают на вход блока 32.

В каждом из блоков 20 и 24 запись кодов номеров линий в ОЗУ 38 и 34 и соответствующих фрагментов псевдоузлов , начал и концов линий происходит аналогично. Поэтому достаточно рассмотреть работу блока на примере горзонтали .

Отсчеты, соответствующие фрагмента псевдоузла горизонтали, начала тори

зонтали или конца горизонтали, посту- 25 случае, если на выходе блока 32 марпают соответственно через первый вход узлов 35-37 пам ти, через элемент 39 задержки на вход записи ОЗУ и через элемент ИЛИ 45 на его информационный

вход. Одновременно отсчеты фрагментов 0 на вход записи ОЗУ 50. Признак Конец узла горизонтального направлени  с вы- описани  по вл етс  на выходе де- хода элемента ИЛИ 43 через элемент 42шифратора 49 после считывани  всего

задержки и элемент ИЛИ 45 поступают на входы записи ОЗУ 34 и 38, на информационные входы которых подаютс  коды номеров горизонтальных линий соответственно с выходов узлов 41 маркировки.

При этом код адреса ОЗУ 34 и 38, а также ОЗУ узлов 35-37 пам ти определ етс  кодом номера узла, который снимаетс  с второго выхода блока 32 маркировки и через дев тый вход блоков 20 и 24 поступает на адресный вход указанных ОЗУ. .

В режиме считывани  изобр блок 33 управлени  не функци

В процессе считывани  информационные признаки начал, концов, пересечений , Псевдоузлов линий как горизонтального , так и вертикального направлений

по вл ютс  не одновременно. Поэто.му 50 также уровень в ОЗУ 34 и 38 происходит постепенноеуправл ютс  только по входу,

накопление информации об узлах изображени , кодовое описание которого в форме таблицы формируетс  только после считывани  всего изображени . При этом с выходов блоков 20 и 24 может быть получена информаци  о фрагментах описани  узлов и кодов номеров горизонтальных и вертикальных линий.

и на его втором выходе уровен на остальных выходах уровень При этом на входах блоков ма О и блок 32

Отсчеты изображени  с пер да блока с задержкой на элем задержки поступают на второй , элемента И 94, второй вход д ра 96 и четвертый управл емы коммутатора 90.

Код текущего номера изобр хранитс  в маркировочном сче

0

Информаци  о координатах узла и признак Конец описани  снимаютс  с выходов ОЗУ 50 и 51 соответственно и через выходы блока 31 поступают совместно с информацией о фрагментах описани  узлов и кодов номеров горизонтальных и вертикальных линий с первых выходов блоков 20 и 24 через выход блока 13 на входы блока 14.

Код адреса ОЗУ 50 и 51 блока 31 также определ етс  кодом номера узла, который с второго выхода блока 32 маркировки через п тый вход блока 31 поступает на адресные входы ОЗУ 50 и 51. Код на информативном входе ОЗУ 50 определ етс  кодом адресного счетчика 48. Код последнего в свою очередь определ ет номер элемента изображени ,

0 который пропорционален числу тактовых импульсов на входе счетчика, начина  с момента считывани  изображени , и отражает координату узла. Координаты узла записаны в ОЗУ 50 только в том

кировки по вл етс  импульс, соответствующий начальному элементу св зных элементов узла, который через входы блока 31 и элемента ИЛИ 52 поступает

кадра изображени  и через элемент ИЛИ 53 записывает 1 в ОЗУ 51.

При наличии сложного узла на выходе блока 32 по вл етс  импульс, который через элемент ИЛИ 25 поступает на вход записи ОЗУ 26 и так как на информативном входе ОЗУ 26 1 и адресный вход ОЗУ через коммутатор 29 соединен с первым выходом блока 32 маркировки, то в ОЗУ записываетс  1 по адресу, определ емому кодом узла с выхода блока 32 маркировки.

В режиме считывани  изображени  блок 33 управлени  не функционирует

также уровень управл ютс  только по входу,

и на его втором выходе уровень 1, а на остальных выходах уровень О. При этом на входах блоков маркировки О и блок 32 и узел 41

также уровень управл ютс  только по входу,

Отсчеты изображени  с первого входа блока с задержкой на элементе 97 задержки поступают на второй вход элемента И 94, второй вход дешифратора 96 и четвертый управл емый вход коммутатора 90.

Код текущего номера изображени  хранитс  в маркировочном счетчрке 95,

двоичный код с выхода которого поступает на второй информационный вход коммутатора 90.

Код элементов изображени  с присвоенным номером с выхода коммутатора 90 поступает на вход элемента 91 задержки , в котором задерживаетс  на один такт.

С выхода элемента 91 задержки сни- 1 маетс  код номера изображени  объекта предшествующего элемента строки и поступает на первый дешифратора 93, четвертьй информационный вход коммутатора 90, вход информационного j коммутатора 07 и на первый вход блока 98 сравнени , а также на вход элемента 92 задержек.

С выхода элемента 92 задержек сни1

маетс  код номера изображени  объекта „ поступает на вход записи информации

соответствующий соседнему элементу предшествующей строки, и поступает на второй вход дешифратора 93, третий информационный вход коммутатора 90 и на второй вход блока 98 сравнени . 25

Еспи коды номеров элементов изображени  объектов на выходах элементов 91 и 92 задержек нулевые, то на выхо- где дешифратора 93 устанавливаетс  уровень 1, который разрешает через о элемент И 94 занесение очередного импульса в маркировочный счетчик 95 текущего номера изображени  через элементы И 99 и ИЛИ 100.

Одновременно на выходе коммутатора 90 маркировки по вл етс  ход номера изображени  объекта в соответствии с кодом маркировочного счетчика, так как при наличи  1 на втором управл ющем входе коммутатора 90 обеспечиваетс  подключение второго информационного входа к выходу. Длительность импульса занесени  на выходе элемента И 94 равна одному такту, так

35

40

в регистр 85, ив регистр 85 при эт заноситс  код адресного счетчика 95 Этот же импульс с выхода дешифратор 104 задерживаетс  на элементе 105 з держки и поступает на второй вход эл мента И 108, на вход занесени  дешиф ратора 96 и первый управл ющий вход коммутатора 90, а также на второй вх элемента ИЛИ 107 и через однотактны элемент 106 задержки на первый вход элемента ИЛИ 107 и второй вход элеме та ИЛИ ПО, с выходов которых посту пает на второй вход адресного комму татора 88 и вход Запись ОЗУ 89 со ответственно. При наличии этого сигн ла в первый такт в регистр 86 переп сываетс  код адресного счетчика 84, происходит коммутаци  выхода регистр 86 с адресным входом ОЗУ 89 и перепись кода номера изображени  объекта из ОЗУ в элементе 91 задержек.

Во второй такт по тому же адресу ОЗУ 89 обнул етс  за счет подачи импульса записи с выхода элемента ИЛИ

как с задержкой на один такт на выхо- 110 на вход записи ОЗУ 89. Коммутаде элемента 91 по вл етс  код, отличный от нул , и на выходе дешифратора 93 присутствует потенциал, который запрещает прохождение отсчетов изображени  объектов на выход элемента И 94.

Принима  во внимание, что подключение кода номера изображений объектов с выхода элемента 91 задержек к выходу коммутатора 90 осуществл етс  при наличии 1 на четвертом управл ющем входе коммутатора 90, то св занным элементам строки присваиваетс 

50

55

ци  информации из ОЗУ 89 происходит на такт раньше, чем поступает первый отсчет св занных элементов в стр ке, так как элемент 97 задержки задерживает отсчеты изображени . При записи кода номера изображени  в ОЗУ 89 на выходе элемента И 108 формируе с  импульс длительностью в один такт и с задержкой на два такта на элемен те 109 задержки поступает на управл  ющий вход коммутатора 87, первый управл ющий вход адресного коммутатора 88 и через элемент ИЛИ 110 на вход записи ОЗУ 89.

один и тот же код номера изображени  объекта.

Управление первым коммутирующим входом коммутатора 90 и режимом работы ОЗУ 89 осуществл етс  блоком 83 управлени , с входа которого поступают отсчеты изображени  на перйЫй вход дешифратора 104 и через элемент 103 задержки с задержкой на один такт на второй вход дешифратора 104 и на первый вход элемента И 108. На выходе дешифратора формируетс  импульс длительностью в один такт, когда на первбм входе дешифратора 104 1, а на втором входе О. Момент по влени  этого импульса соответствует первому элементу из св зных элементов в строке . Импульс с выхода дешифратора 104

о

5

0

в регистр 85, ив регистр 85 при этом заноситс  код адресного счетчика 95. Этот же импульс с выхода дешифратора 104 задерживаетс  на элементе 105 задержки и поступает на второй вход элемента И 108, на вход занесени  дешифратора 96 и первый управл ющий вход коммутатора 90, а также на второй вход элемента ИЛИ 107 и через однотактный элемент 106 задержки на первый вход элемента ИЛИ 107 и второй вход элемента ИЛИ ПО, с выходов которых поступает на второй вход адресного коммутатора 88 и вход Запись ОЗУ 89 соответственно . При наличии этого сигнала в первый такт в регистр 86 переписываетс  код адресного счетчика 84, происходит коммутаци  выхода регистра 86 с адресным входом ОЗУ 89 и перепись кода номера изображени  объекта из ОЗУ в элементе 91 задержек.

Во второй такт по тому же адресу ОЗУ 89 обнул етс  за счет подачи импульса записи с выхода элемента ИЛИ

110 на вход записи ОЗУ 89. Коммута

ци  информации из ОЗУ 89 происходит на такт раньше, чем поступает первый отсчет св занных элементов в строке , так как элемент 97 задержки задерживает отсчеты изображени . При записи кода номера изображени  в ОЗУ 89 на выходе элемента И 108 формируетс  импульс длительностью в один такт и с задержкой на два такта на элементе 109 задержки поступает на управл ющий вход коммутатора 87, первый управл ющий вход адресного коммутатора 88 и через элемент ИЛИ 110 на вход записи ОЗУ 89.

При этом адрес ОЗУ 89 определ етс  кодом на выходе регистра 85. Информаци  о номере изображени  объекта с выхода блока 91 задержек через коммутатор 87 записываетс  в ОЗУ 89 по адресу, определ емому кодом регистра 85, который соответствует адресу начала отсчетов областей следующей строки св занного изображени .

Код номера изображени  объекта с выхода ОЗУ 89 формируетс  в этом случае только дл  элементов изображени  последующей строки в момент коммутации информации из ОЗУ 89 по первому управл ющему входу коммутатора 90.

Если код из ОЗУ 89 выдаетс  нулевым , то в этом случае смежные св занные элементы на соседних строках получают код номеров элементов предыдущей строки за счет того, что с выхода элемента 92 задержек коды,- поступа  на третий информационный вход коммутатора 90, по вл ютс  на его выходе при наличии разрешени  на третьем коммутирующем входе коммутатора 90. Разрешающий сигнал на третьем коммутирующем входе коммутатора 90 снимаетс  с выхода дешифратора 96 в том случае, если на его первом входе О, а на втором - единичные отсчеты бинарного изображени . Такое условие соответствует отсутствию пересечений между област ми одного и того же изображени  объекта на смежных кодах.

При наличии области пересечений элементов изображени  на выходе блока 98

о

сравнени  формируетс  импульс, соответствующий области пересечений, который поступает на. первый вход дешифратора 96, на выходе которого формируетс  запрещающий О, и код на входе элемента 91 задержек в этом случае определ етс  только кодом предыдущих элементов строки, снимаемым с выхода элемента 91 задержек. Элемент 101 задержки и дешифратор 102 служат дл  выделени  начального элемента области пересечений.

После считывани  кадра изображени  на выходе дешифратора 49 блока 31 вырабатываетс  импульс длительностью в один такт и через второй выход блока 31 поступает на вход блока 33 управлени , который с задержкой в один такт на элементе 81 задержки устанав- ливает первый триггер 79 в состо ние выдачи и через элемент ИЛИ 80 поступает на выход блока, а также через

0

5

0

5

0

5

0

5

0

элемент ИЛИ 72 с задержкой в один такт на элементе 71 задержки на выход блока 33. При этом на выходе блока 33 управлени  устанавливаетс  уровень 1, который поступает через восьмые входы блоков 20 и 24, устанавлива  счетчики 84 и 95 узла 41 маркировки в исходное состо ние и обеспечива  разрешение коррекции по первому входу элемента И 44, на второй вход которого через элемент ИЛИ 46 и элемент 47 задержки1-с задержке в один такт через седьмые входы блоков 20 и 24 поступают корректирующие импульсы соответственно с выходов блока 24. Одновременно счетчик 48 блока 31 также устанавливаетс  в исходное состо ние. С выхода блока 33 на четвертый вход блока 41 поступает также разрешающий уровень 1, по которому через элемент ИЛИ 100 по второму управл ющему входу коммутаторы подключают выходы счетчика 95 к выходу коммутатора, код на выходе которого через второй выход блока задает адрес ОЗУ 34 и 38 блоков 20 и 24 и ОЗУ 50 и 51 блока 31.

С выхода блока 33 импульсы длительностью в один такт поступают через п тый вход блока 32, устанавлива  счетчики 84 и 95 в исходное состо ние. Импульс с первого выхода блока 33 через шестые входы блоков 20 и 24 и через четвертьй вход блока 31 поступает на входы записи ОЗУ 34, 38, 50 и 51, занул   записанную в них информацию по адресу, задаваемому кодом счетчика 95 блока 32.

Импульс с выхода элемента 78 задержки блока 33 поступает на вход дешифратора (ДШ) 75 и второй вход элемента И 77. Так как на вторых входах ДШ 75 и элемента И 77 действует импульс , снимаемый с выхода ОЗУ 51 блока 31 с задержкой в один такт, то к моменту по влени  импульса на выходе элемента 7I задержки на вторых входах ДШ 75 и элемента И 77 будет О. Поэтому на выходе элемента И 77 О, а импульс по вл етс  на выходе ДШ 75 с задержкой в один такт на элементе 74 задержки поступает на вход элемента 73 задержки и через третий выход блока 33 через третий вход блока 32, элемент ИЛИ 99 на счетный вход счетчика 95, увеличива  код счетчика на единицу . При этом на входах блока 25 уста- вливаетс  код, который определ етс  информацией о структуре узла, кото10

15

20

25

111548800

ра  записана в ОЗУ 34, 38 и блоков 35-37 пам ти, установленных в блоках

20 и 24. В соответствии с таблицей состо ний на выходах блока 25 по вл тс  соответствующие уровни сигнала. сли 1 на первом выходе, то с заержкой на один такт на элементе 47 задержки блока 20 занул етс  информаци  в ОЗУ 34 и 38 и блоков пам ти. сли 1 на третьем выходе, то занул етс  информаци  в одноименных ОЗУ блока 24.

Далее импульс с выхода элемента 73

задержки поступает на второй вход элемента ИЛИ 72 и второй вход дешиф ратора 82, на первый вход которого поступает сигнал с второго выхода бло ка 25. Если на выходе блока 25 О, то на выходе дешифратора 82 формируетс  импульс, который через шестой выход блока 33, через выход синхронизации узла 13 поступает на синхронизирующий вход блока 14 вывода и при наличии синхроимпульса информаци  с выхода блока воспринимаетс  в блоке 14 вывода.

В этом случае, если на выходе блока 25 анализа 1, импульс синхронизации не вырабатываетс  и информаци , записанна  в ОЗУ по данному адресу узла, исключаетс  из описани . Затем импульс с выхода элемента ИЛИ 72 с задержкой в один такт на элементе 71 задержки поступает на первый выход блока 33, занул   информацию в ОЗУ. Процесс модификации кода адреса узлов , анализа информации в ОЗУ и зану- лени  информации в ОЗУ блоков 20 и 24 накоплени  признаков и блока 31 продолжаетс  до тех пор, пока на выходе ОЗУ 51 блока 31 не по витс  1 (сигнал Конец считывани ), запрещающа  циркул ции импульса с выхода элемента 71 задержки на выход дешифратора 75, на разрешающа  передачу импульса с входа блока 33 на выход элемента И 77, который с задержкой в один такт на элементе 76 задержки переводит триггер 79 в состо ние Считывание и через элемент ИЛИ 80 устанавливает счетчики 48 и 95 блока 32 в исходное состо ние. Затем цикл считывани  информации повтор етс .

30

35

40

45

жа ни бл че об ру бл за не по за вх то вх из ко с по ме ко эл со бр вт ма пр щи бл хО г д щ ж в с п кл д в

50

р т о

Claims (1)

1. Формула изобретени  Устройство дл  считывани  и кодировани  изображений объектов, содер0

   5

   0

   5

   8800

   30

   35

   40

   12

   жащее блок ввода изображений, синхронизирующий вход которого соединен с блоком синхронизации, а выход подключен к информационному входу блока преобразовани  изображений, синхронизирующие входы которого подключены к блоку синхронизации, первый элемент задержки, один вход которого соединен с блоком синхронизации, другой подключен к выходу второго элемента задержки, а выход соединен с одним входом первого элемента И, выход которого подключен к информационному входу первого селектора признаков изображени , синхронизирующие входы которого соединены с выходом блока синхронизации, а управл ющий выход подключен к другому входу первого элемента И9 второй элемент И, один вход которого соединен с выходом второго элемента задержки, входы которого соединены с выходами блоков ввода изображений и синхронизации, а выход второго элемента И подключен к информационному входу второгр селектора признаков изображений, синхронизирующие входы которого соединены с выходом блока синхронизации, управл ющий вы- хОд подключен к другому входу второго элемента И, третий элемент И, входы которого подключены к соответствующим выходам первого селектора изображений объектов, четвертый элемент И, входы которого соединены с соответствующими выходами второго селектора признаков изображений, а выход подключен к входу третьего элемента задержки , при этом информационный вход второго селектора признаков изображений соединен с выходом блока преобразовани  изображений, и ин

   формационный вход первого селектора признаков изображений подключен к- соответствующему выходу второго селектора признаков изображений, отличающеес  тем, что, с целью расширени  функциональных возможностей путем введени  кодового описани  и коррекции структуры изображений, оно содержит первый и второй блоки пам ти, синхронизирующие входы которых соединены с выходом блока синхронизации , первый информационный вход первого блока пам ти подключен к выходу третьего элемента И, а первый информационный вход второго блока пам ти соединен с выходом третьего

   элемента задержки, блок управлени , синхронизирующий вход которого подключен к выходу блока синхронизации, п тый элемент И, входы которого сое-. динены с выходами третьего элемента задержки и третьего элемента И, четвертый элемент задержки, входы которого подключены к выходам блока синхронизации и п того элемента И, а выход соединен с вторым входом синхронизации первого и второго блоков пам ти , первый дешифратор, входы которого подключены к выходам блока синхронизации и третьего элемента И, а выходы подключены к адресным входам группы первого блока пам ти, второй дешифратор, входы которого соединены с выходами блока синхронизации и тре- етьего элемента задержки, а выходы подключены к адресным входам группы второго блока пам ти, третий блок пам ти , адресные входы которого соединены с соответствующими выходами первого , и второго блоков пам ти, первый выход подключен к второму информационному входу первого блока пам ти, второй соединен с информационным входом блока управлени , а третий подключен к второму информационному входу второго блока пам ти, первый элемент ИЛИ, один вход которого соединен с первым выходом блока управлени , подключенным к управл ющим входам первого и второго блоков пам ти, четвертый блок пам ти, управл ющие входы которого соединены с выходом первого элемента ИЛИ и вторым выходом блока управлени , а выход подключен к управл ющему входу третьего блока пам 

   0

   ти, второй элемент ИЛИ, входы которого соединены с соответствующими выходами первого1 и второго блоков пам ти , блок маркировани  изображений, первый синхронизирующий вход которого соединен с выходом второго элемента ИЛИ, второй синхронизирующий вход подключен к выходу блока синхронизации , управл ющие входы соединены с третьим, четвертым и п тым выходами блока управлени  соответственно, коммутатор, адресные входы которого подключены к первому и второму выходам блока маркировани  изображений, управл ющие входы соединены с соответствующими выходами блока управлени , а выход подключен к адресным входам четвертого блока пам ти и п тый блок пам ти, управл ющие входы которого соединены с соответствующими выходами блока управлени , синхронизирующий вход подключен к выходу блока синхронизации , информационные входы соединены с соответствующими выходами блока маркировани  изображений, первый выход п того блока пам ти  вл етс  первым информационным выходом устройства , а второй и третий выходы соединены с управл ющими входами блока управлени  соответственно, при этом дру гой вход первого элемента ИЛИ подключен к третьему выходу блока маркировани  изображений, вторые адресные входы первого и второго блоков пам ти 35 соединены с четвертым выходом блока управлени , а третьи адресные выходы первого и второго блоков пам ти подключены к второму выходу блока маркировани  изображений.

   0

   5

   40

   «4J

   I

   ar/j

   Av/4 «Aw 5

   teJ

   Ц 63

   Ц Д 1 J

   1гЖ

   57

   Ьых.1

   8ы.1

   Лых.1

   Фиг. 5

   1 J

   1гЖ

   57

   -f

   «у

   8ых.1

   4

   70

   вых.2

   дым 8ШЗ выхА Вш.5. 8ых.6

   Фиг. 7

   I