SU1638718A1 - Устройство дл селекции изображений - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в системах технического зрени . Целью изобретени   вл етс  расширение области применени  устройства. Поставленна  цель достигаетс  тем, что в устройство , содержащее телевизионный датчик , блок квантовани , первый блок сравнени  кодов, первый блок формировани  кода изображени , введены два блока определени  св зности,блок кодировани  св зей, блок пам ти кодов , вторые блоки сравнени  кодов и формировани  кода изображени , два элемента И, формирователь импульсов, блок анализа объектов, элемент НЕ. За счет подсчета количества отверстий дл  каждого объекта расшир етс  область применени  устройства, 9 ил. S

Description

Изобретение относитс  к автомати- ке и вычислительной технике и может быть использовано в системах с техническим зрением дл  селекции изображений .

Цель изобретени  - расширение области применени  устройства за счет обеспечени  возможности подсчета количества отверстий дл  каждого объекта на изображении.

Сущность изобретени  состоит в том, что при построчном считывани  изображений формируетс  бинарное позиционное изображение. Структура матрицы , представл юща  бинарное позитивное изображение .такова, что темным элементам изображени  объектов соответствуют отсчеты а ; , равные 1, а светлым -элементам, соответствующим отверсти м объекта и фрну,равные О, где i - текущий номер элемента в строке, мен ющийс  от 0 до п (п - число элементов отсчета в строке, включа  обратный ход); j - текущий номер строки.

Одновременно формируетс  бинарное негативное изображение путем преобразовани  позитивного следующим образом:

п

а -. h ;; Ч Ч

г

а Ч

(1)

при этом h

М

при 0ЈiЈn и

(m - число строк разложени  кадра) и h 0 на строках, соответствующих , например, обратному ходу кадра.

Св зным элементам позитивного изображени  присваиваютс  одинаковые номера, соответствующие условному

О

GO

оо 1

00

номеру позитивного изображени  объек- та в результате решени  следующего

.рекуррентного соотношени :

; , к,,.е лц..,.в. (2)

Св зным элементам печатного изоб- номера в результате решени  рекур- ражени  также присваивают одинаковые 10 рентного соотношени 

i

I W-M-IM, V4 a;jUA yj.,u. в . о)

(4) (5) (6)

В соотношени х (2) и (3)

AiJL -HJilJijS Јij -В-Па;.чЧ|«

ьч ачП5и-г

Соотношени  (4) и (5) выполн ютс  только дл  элементов изображени , имеющих отрицательный наклон. Из соотношений (2) и (3)следует,чт в случае неравенства L и Lr выдел етс  область пересечени  св зных зон принадлежащих одному и тому же объекту.

Область пересечений

если

Qij

i,

(7)

HJ-,i,b °« N.H.U 0; нЧл ым- Л- ()

Присвоение очередного номера изображени  объекту происходит дл  элементов изображени 

(9)

N

,-jb , J.

если

Кч HN .,-,- °. 00)

где М - текущий номер изображени 

объекта.

При выполнении (7) формируетс  начальный элемент области пересечений дл  позитивного изображени 

H-j- S. п)

и дл  негативного изображени 

Hli ,р 02)

а при выполнении (9) и (10) формируетс  метка S дл  позитивного изображени  и метка S дл  негативного изображени .

0

5

0

5

0

5

0

5

Элементы, дл  которых формируютс  метки S |j или S , соответствуют начальным элементам либо позитивного , либо негативного изображени  соответственно .

По начальным элементам областей пересечени  (11) и (12) и по меткам S jj и устанавливаютс  св зи между св зными област ми. Причем признаком св зи номера данной области с самой областью  вл етс  наличие меток S ;; или , признаком св зи пересекающихс  областей - наличие начальных элементов Нц или Hj: .Дл  номера данной области число начальных элементов или Н : областей пересечени  определ ет число св зей, а их последовательна  запись - локальный список св зных областей.

Кроме вы влени  св зей между св зными област ми только дл  п,озитивно- го или только дл  негативного изображени , устанавливаютс  св зи между номером позитивного изображени  и св занным с ним номером негатив- . ного изображени . При этом дл  номера области позитивного изображени  число начальных элементов Sу ,соответствующих негативному изображению, определ ет число взаимных св зей области позитивного и негативного изображений , а их последовательна  запись - список взаимно св зных областей .

По локальному списку св зных областей определ ютс  все св зные области путем присвоени  им номера,соответствующего минимальному номеру в данной св зной системе. По такому принципу устанавливаетс  св зность одновременно как дл  позитивного, так и дл  негативного изображени .

3,16

Причем дл  негативного изображени  всем номерам, св занным с фоном изображени , присваиваетс  номер фона, т.е. первый номер, а номера отверс- тий объектов имеют номера больше единицы.

Число отверстий дл  каждого объекта подсчитываетс  путем суммировани  св зей из списка взаимно св зан ных областей. При этом суммируютс  только те св зи, дл  которых номера

и

начальных элементов S в списке равны минимальным в св занной системе дл  негативного изображени  и не рав ны первому номеру.

На фиг.1 представлена схема устроства; на фиг,2 - схема блока определени  св зности; на фиг. 3 - схема блока кодировани  св зей; на фиг.4 - схема блока регистрации кодов; на

фиг.5 - схема блока анализа объектов на фиг. 6 - структурна  схема узла объединени  кодов; на-фиг.7 - схема узла управлени ; на фиг. 8 - схема блока формировани  кода изображени ; на фиг. 9 - схемы дешифратора состо ний (а) и формировател  импульсов (б).

Устройство дл  селекции изображений содержит телевизионный датчик 1, блок 2 квантовани , первый элемент ИЗ, элемент НЕ 4, формирователь 5 импульсов, первый блок 6 сравнени , первый блок 7 формирова- ни . кода изображени , второй блок 8 сравнени , второй блок 9 формировани  кода изображени , первый 10 и второй 11 блоки определени  св зности , второй элемент И 12, генератор 13 тактовых импульсов, блок 14 кодировани  св зей, блок 15 анализа объектов и блок 16 пам ти кодов.

Блок определени  св зности образуют второй формирователь 17 импуль- са, первый 18 и второй 19 элементы задержки, первый 20, второй 21 и третий 22 элементы ИЛИ, первый триггер 23, четвертый элемент ИЛИ 24, первый 25 и второй 26 коммутаторы, второй триггер 27, п тый элемент ИЛИ 28, первый узел 29 объединени  кодов и первый узел 30 управлени .

Блок 14 кодировани  св зей состоит из первого элемента НЕ 31,третье- го формировател  32 импульса,третьего элемента 33 задержки, третьего коммутатора 34, третьего элемента

5

71

г

0

5

35

45

55

0

50

86

И 35, второго узла 36 9бъединени  кодов, четвертого элемента 37 задержки и второго узла 38 управлени ,

Блок 16 пам ти кодов содержит четвертый элемент И 39, первый 40 и второй 41 блоки пам ти (ОЗУ), четвертый коммутатор 42, первый счетчик 43, шестой элемент ИЛИ 44, сумматор 45, первый дешифратор 46, третий триггер 47, элемент ИЛИ 48, первый регистр 49, п тый элемент И 50, п тый 51, шестой 52 и седьмой 53 элементы задержки, а также шестой 54, седьмой 55 и восьмой 56 элементы И.

Блок 15 анализа объектов выполнен на втором дешифраторе 57, первой схеме 58 сравнени , втором элементе НЕ 59 и дев том элементе И 60.

Узел объединени  кодов содержит седьмой элемент ИЛИ 61, третий элемент НЕ 62, второй счетчик 63,п тый коммутатор 64, третий блок 65 пам ти (ОЗУ) ,восьмой элемент ИМ 66, вторую схему 67 сравнени , дев тый элемент ИЛИ 63, четвертый блок 69 пам ти (.ОЗУ), восьмой 70 и дев тый 71 элементы задержки, третий 72 и четвертый 73 дешифраторы, дес тый 74,одиннадцатый 75 и двенадцатый 76 элементы задержки, второй сумматор 77, дес тый 78, одиннадцатый 79 и двенадцатый 80 элементы ИЛИ, второй регистр 31, дес тый элемент И 82,тринадцатый элемент 83 задержки, п тый дешифратор 84, тринадцатью 85 и четырнадцатый 86 элементы ИЛИ, шестой коммутатор 87, п тый блок 88 пам ти, четырнадцатый элемент 39 задержки и шестой дешифратор 90.

Узел управлени  образуют тактовый вход 91, п тнадцатыи 92 и Шестнадцатый 93 элементы ИЛИ, дес тый элемент И 94, п тнадцатый 95, шестнадцатый 96 и семнадцатый 97 элементы задерж ки, третий регистр 98, третий счетчик 99, семнадцатый элемент ИЛИ 100, третью схему 101 сравнени ,восемнадцатый элемент 102 задержки и шестой дешифратор 103.

Блок формировани  кода изображени  содержит третий узел 104 управлени , четвертый счетчик 105,четвертый 106 и п тый 107 регистры,седьмой 108 и восьмой 109 коммутаторы, шестой блок 110 пам ти,дев тый коммутатор 111, первый 112 и второй 113 узлы задержки, седьмой дешифратор 114,

одиннадцатый элемент И 115, п тый счетчик 116, восьмой дешифратор П7 и дев тнадцатый элемент 118.задержки.

Дешифратор состо ний состоит из двенадцатого элемента И 119, четвертого элемента НЕ 120 и тринадцатого элемента И 121,

Формирователь импульса содержит двадцатый элемент 122 задержки и дев тый дешифратор 123.

Устройство работает следующим образом .

С выхода генератора 13 тактовых

10

тора 34 - 1, что обеспечивает подключение выхода узла 113 задержки блока 9 формировани  кода изображени  к адресному входу старших разр дов ОЗУ 65 и адресному входу ОЗУ 69 блока 36 объединени  кодов. Счетчик 99 узла 30 управлени , вход щего в блоки 10 и 11 ив блок 14 кодировани  св зей, также установлен в исход ное состо ние, при котором на его выходе имеетс  нулевой код. Счетчики 63 узлов.29 и 36 объединени  кода , вход щих в блоки 10 и 11 ив

импульсов, частота которого выше час-15 блок 14 кодировани  св зей,устанав- тоты строчной развертки телевизионноливаютс  в исходное состо ние,соответствующее нулевому коду на выходе счетчиков 63. Код счетчиков 116 блоков 7 и 9 формировани  кода иэобраго датчика 1, тактовые импульсы поступают на входы блоков 7,9,10,11,14 и 16, на тактовые входы узла 104 управлени , элемента 118 задержки,узлов 112 и 113 задержки, на вход адресного счетчика 105 блоков 7 и 9 фомировани  кода изображени , на тактовые входы формировател  17 импульса , элементов 18 и 19 задержки, узла 29 объединени  кодов, узла 30 управлени  блоков 10 и 11, на тактовые

входы формировател  32 импульса,элементов 33 и 37 задержки, узла 36 объединени  кодов, узла 38 управлени  блока 14 кодировани  св зей, на тактовые входы элементов 51-53 задержки , на один из входов элементов И 39, 50 , на вход счетчика 43 блока 16 регистрации кодов, на тактовые входы элементов 70, 71, 64, 75, 76, 83 и 89 задержки, на блок 88 пам ти, на один из входов элемента И 82 узлов 29 и 36 объединени  кодов, на тактовые входы элементов 95, 96, 102 и 97 задержки и на один из входов элемента И 94 узлов 30 и 38 управлени . Перед очередным циклом считывани  изображени  телевизионным датчиком 1 триггер 23 установлен в исходное состо ние, при котором на его выходе имеетс  О, на третьих управл ющих входах коммутаторов 25 и 26 - О, на первом управл ющем входе коммутатора 64 - О, на втором - 1, что обеспечивает подключение выхода сумматора 77 через коммутатор 64 к адресному входу младших разр дов ОЗУ 65. Триггер 27, также установлен в исходное состо ние , при котором на.его выходе, присутствует О, на четвертом управл ющим входе коммутатора 26 - О, на первом управл ющем входе коммута

тора 34 - 1, что обеспечивает подключение выхода узла 113 задержки блока 9 формировани  кода изображени  к адресному входу старших разр дов ОЗУ 65 и адресному входу ОЗУ 69 блока 36 объединени  кодов. Счетчик 99 узла 30 управлени , вход щего в блоки 10 и 11 ив блок 14 кодировани  св зей, также установлен в исходное состо ние, при котором на его выходе имеетс  нулевой код. Счетчики 63 узлов.29 и 36 объединени  кода , вход щих в блоки 10 и 11 ив

блок 14 кодировани  св зей,устанав-

ливаютс  в исходное состо ние,соответствующее нулевому коду на выходе счетчиков 63. Код счетчиков 116 блоков 7 и 9 формировани  кода иэображени   вл етс  нулевым.

Во врем  считывани  изображени  телевизионным датчиком 1 видеосиг- нал с его выхода поступает на вход блока 2 квантовани , в котором видеосигнал преобразуетс  в двухгра- дационный. С выхода блока 2 квантовани  двухградационный сигнал поступает на второй вход блока 9 формировани  кода изображени  и на вход элемента НЕ 4, с выхода которого проин- вертированный сигнал поступает на один из входов элемента И 3. При этом на входе устройства Импульс строба присутствует уровень 1, который разрешает прохождение инвертированного сигнала с выхода элемента НЕ 4 на второй вход блока 7 формировани  кода изображени  в соответствии с (1). При этом на первом выходе блока 9 формировани  кода изображени  формируютс  коды, имеющие одинаковые значени  дл  св зных элементов изображени  в соответствии с (2). На втором выходе блока 9 коды также в соответствии с (2), но момент их по влени  относительно кодов на первом выходе задержан на (п-1) такт. Если коды на первом и втором выходах не нулевые и не равны,

то в соответствии с (3) на выходе блока 8 сравнени  формируетс  уровень ,1, соответствующий области пересечени  и удовлетвор ющий (7), и поступает на первый вход блока 11. Коды

с первого выхода блока 9 формировани  кода изображени  через второй вход блока 11 поступают на первые входы коммутаторов 25 и 26. Коды с второго выхода блока 9 формировани 

9.163

кода изображени  через второй вход блока 11 поступают на вторые входы коммутаторов 25 и 26 и через третий вход блока 14 кодировани  св зей через коммутатор на адресный вход старших разр дов ОЗУ 65 и адресный вход ОЗУ 69 блока 36 объединени  кодов.

Аналогично дл  негативного изображени  на первом выходе блока 7 фор- мировани  кода изображени  формируютс  коды, имеющие одинаковые значени  дл  св зных элементов изображени  в соответствии с (3), на втором выходе блока 7 - коды также в соот- ветствии с (3), но момент их по влени  относительно кодов на первом выходе задержан на (п-1) такт. Если коды на первом и втором выходах не нулевые и не равны, то в соответствии с (8) на выходе блока 6 сравнени  формируетс  уровень 1, соответствующий области пересечени  и удовлетвор ющий (7), и поступает на первый вход блока 10. Коды с второго выхо- да блока 7 формировани  кода изображени  через третий вход блока 11 поступают на вторы е входы коммутаторов 25 и 26, коды с первого выхода блока 7 через второй вход блока 10 - на первые входы коммутаторов 25 и 26 и через первый вход блока 14 кодировани  св зей, второй вход блока 36 объединени  кодов, на информационный вход ОЗУ 65.

.В момент по влени  первого элемента , вход щего в состав очередного позитивного изображени , в соответствии с (9) и (10) на выходе блока 9 формировани  кода изображени  форми- руетс  импульс, равный одному элементу разложени  в строке, и поступает через четвертый вход блока 11 с задержкой на один такт на элементе 19 задержки на первые входы узла 29 объединени  кодов и узла 30 управлени , а также через элементы ИЛИ 21 и 22 - на первые управл ющие входы коммутаторов 25 и 26. При этом первые информационные входы коммутаторов 25 и 26 подключаютс  соответственно к выходам одноименных коммутаторов,задава  код информации на информационном входе ОЗУ 65, на адресном входе старших разр дов ОЗУ 65 и адресном входе. ОЗУ 69. Информаци  в ОЗУ 65 записываетс  по импульсу занесени  первого элемента, поступающего с первого входа узла 29 объединени  кода

8Ю

через элемент ИЛИ 61 на. вход записи. ОЗУ 65. При этом код адресного входа младших разр дов ОЗУ 65  вл етс  нулевым , а коды на информационном входе и адресном входе старших разр дов имеют одинаковое значение. По этому же импульсу занесени ,поступающему через первый вход узла 30 управлени , через элементы ИЛИ 92 и И 94, по тактовому импульсу в счетчик 99 заноситс  очередной импульс , увеличива  его код на единицу . Если существует область пересечений , в соответствии с (1) на выходе блока 8 сравнени  кодов формируетс  уровень 1м, который через первый вход блока 11 поступает на вход формировател  17 импульсов в соответствии с (11) и (12) соответственно дл  позитивного и негативного изображений, где происходит сравнение с тем же импульсом,задержанным на один такт элементом 122 задержки. При этом с выхода формировател  17 импульс поступает на вход элемента 13 задержки, на второй управл ющий вход коммутатора 25, на первый управл ющий вход коммутатора 26 через элемент ИЛИ 22 и на четвертый вход узла 29 объединени  кодов через элемент ИЛИ 20. Длительность импульса , снимаемого с выхода формг °вате- л  17, равна длительности одного элемента разложени  в строке. С выхода элемента 18 задержки имеющий задержку на один такт импульс поступает на второй управл ющий вход коммутатора 26 и на первый управл ющий вход коммутатора 25 через элемент ИЛИ 21, а также на четвертый вход узла 29 объединени  кодов через элемент ИЛИ 20, при этом в момент по влени  импульса на выходе формировател  17 код адресного входа младших разр дов ОЗУ 65 на единицу больше, чем код на выходе ОЗУ 69 за счет того, что на вход младшего разр да сумматора 77 с четвертого выхода узла 29 объединени  кодов подаетс  уровень 1, который поступает также на один из входов элемента И 82, в момент по влени  тактового импульса на другом его входе формируетс  сигнал,, по которому осуществл етс  запись кода с выхода сумматора 77 в регистр 81 и запись информации в ОЗУ 65 через элемент ИЛИ 61. С задержкой,несколько большей длительности тактово . 1116

го импульса, на элементе Ik задержки осуществл етс  запись кода с выхода регистра 81 информации в ОЗУ 69 по импульсу записи через элемент ИЛИ 68. В результате на первом такте относительно момента по влени  импульса, соответствующего области пересечений, в соответствии с (7) в ОЗУ 65 записываетс  код изображени  по адресу, оп- редел емому кодом изображени , с которым происходит пересечение, на втором такте адрес и информаци  мен ютс  местами.

В конце считывани  кадра изобра- жени  в ОЗУ 65 дл  значений нулевых кодов в младших адресных разр дах записаны коды начальных элементов, а дл  значений с кодами, отличными от нулевых, записываютс  коды св зей и их последовательна  запись определ ет локальный список св зных областей

Код, записанный в ОЗУ 69 по соответствующему адресу, определ ет число св зей данной локальной области. Аналогичным образом в блоки 10, в ОЗУ 65 узла 29 объединени  кодов,записываютс  коды дл  негативного изображени . По окончании считывани  кадра на входе Импульс строба уст- ройства устанавливаетс  уровень О, при этом на выходе формировател  5 импульса возникает импульс длительностью в один такт, который устанавливает счетчик 116 блоков 7 и 9 фор- мировани  кода изображени  и через п тые входы блоков 10 и 11 триггер 23 в единичное состо ние, подтверждает через элемент ИЛИ 28 исходное состо ние триггера 27 и через третий вход узла 30 управлени  переписывает код счетчика 99 в регистр 98. Затем с задержкой на один такт на элементе 97 задержки устанавливает счетчик 99 через элемент ИЛИ 100 в исходное состо ние, затем еще с задержкой на элементе 96 задержки на один такт через элементы ИЛИ 93 и 92 и элемент И 94 поступает на счетный вход счетчика 99. Тот же импульс с выхода элемента ИЛИ 93 задерживаетс  на один такт на элементе 95 задержки и поступает на второй вход дешифратора 103 состо ний на первом выходе которого по вл етс  импульс только в том случае, если код на первом выходе схемы 101 сравнени  меньше,чем на втором, а на втором выходе дешиф ,ратора 103 состо ний - в том случае,

12

ю

5 0

5 0 5 0

0

5

если это условие не выполн етс . С момента устано ки триггера 23 в единичное состо ние на третьих управл ю) щих входах коммутаторов 25 и 26 также присутствует 1, что обеспечивает подключение через коммутатор 25 выхода регистра .81 через второй выход узла 29 объединени  кодов к адресному входу старших разр дов ОЗУ 65 и адресному входу ОЗУ 69, а выхода счетчика 99 узла 30 управлени  - к информационному входу ОЗУ 65.

В момент по влени  импульса на втором выходе дешифратора 103 состо ний , который через третий выход узла 30 управлени  и шестой вход узла 29 объединени  кодов поступает на второй вход коммутатора 87,обеспечива  подключени  информационного входа ОЗУ 65 к входу регистра 81 и запись этого кода через элемент ИЛИ 86 в регистр 81. С выхода элемента ИЛИ 86 данный импульс устанавливает счетчик 63 через элемент ИЛИ 80 в исходное состо ние и с задержкой на один такт на элементе 70 задержки поступает на второй вход дешифратора 72 состо ний. Если код на выходе ОЗУ 69  вл етс  нулевым, то на выходе элемента ИЛИ 66 присутствует О, при этом на втором выходе дешифратора 72 состо ний по вл етс  импульс, который через элемент ИЛИ 78 поступает на второй вход дешифратора 84 состо ний. Если код на выходе блока пам ти  вл етс  нулевым , на выходе дешифратора 90 имеетс  1 при этом на первом входе дешифратора 84 состо ний присутствует . Следовательно, если при поступлении на вход 6 узла 29 коды с выходов ОЗУ 69 и блока 88 пам ти  вл ютс  нулевыми, то на четвертом выходе узла 29 объединени  кодов по вл етс  импульс с задержкой на один такт и поступает на второй вход узла 30 управлени , устанавлива  счетчик 99 в очередное состо ние. Если код ОЗУ 69 отличаетс  от нул , то импульс по вл етс  на первом выходе дешифратора 72 состо ний и поступает на вход элемента 71 задержки, где задерживаетс  на один такт, и на счетный вход счетчика 63, выход которого в этом режиме через коммутатор 64 подключен к адресному входу младших разр дов ОЗУ 65. Если код счетчика 63 меньше или равен коду ОЗУ 69, то в момент

по влени  импульса на втором входе дешифратора 73 состо ний на втором выходе по вл етс  импульс, который поступает на вход записи информации блока 88 пам ти, при этом с выхода ОЗУ 65 код переписываетс  в блок 88. Тот же импульс задерживаетс  на один такт на элементе 75 задержки и через элемент ИЛИ 79 поступает снова на счетный вход счетчика 63, увеличива  его. состо ние на единицу.

Данный цикл повтор етс  до тех пор, пока код на выходе счетчика не станет меньшим или равным коду на выходе ОЗУ 69. Если это условие не выполн етс , то по вл етс  импульс на первом выходе дешифратора 73 состо ний , который с задержкой на один такт на элементе 76 задержки посту- пает через элемент ИЛИ 80 на вход начальной установки счетчика 63, на вход начальной устанрвки регистра 81 устанавлива  код на его выходе нулевым , и на входы записи ОЗУ 65 и 69. При этом в ОЗУ 69 записываетс  нулевой код с выхода регистра 81, а в ОЗУ 65 - код, определ емый кодом на выходе регистра 91. Импульс с выхода элемента 76 задержки также поступает через элемент ИЛИ 78 на второй вход дешифратора 84 состо ний.

Если код на выходе стека не нулевой , то в момент по влени  импульса на втором входе дешифратора 84 состо ний на его втором выходе по вл етс  импульс, который с задержкой в один такт на элементе 39 задержки поступает на первый управл ющий вход коммутатора 87 и на второй вход эле- мента ИЛИ 82, переписыва  код с выхода блока 88 пам ти в регистр 81, и с задержкой на один такт на элементе 83 задержки подаетс  на вход сдвига информации, сдвига  ее поочеред- но на выход. Цикл записи информации в блок 88 и его выдача происход т до тех пор, пока код на выходе блока 88 не будет нулевым. В результате данного цикла в ОЗУ 65 по всем адре- сам, которые вход т в св зные области , записана информаци , код которой определ етс  кодом с минимальным номером в рассматриваемой св зной системе . Когда код счетчика 99 узла 30 управлени  больше кода на входе регистра 98, то на первом выходе дешифратора 103 формируетс  импульс, который через второй выход поступает на 5

0

5 0 5 0 5

вход установки в 1 триггера 27 и. на вход установки в О триггера 23 через элемент ИЛИ 24, и с задержкой на один такт на элементе 102 задержки поступает на вход начальной установки счетчика 99 через элемент ИЛИ 100. На выходе триггера 23 имеетс  О, а на выходе триггера 27 - 1, котора  поступает на второй выход блоков 10 и 11, а также подключает шестой вход блоков 10 и 11 через четвертый информационный вход коммутатора 26 к второму входу узла 29 объединени  кодов.

Поскольку позитивное и негативное изображени  отличаютс  по структуре, по числу объектов, то дл  негативного изображени  в блоке 10 всем кодам изображени , св занным с фоном изображени  присваиваетс  код первого объекта (000...1), а коды отверстий имеют коды больше единицы. При этом обработка информации по преобразованию кодов св зности в блоках 10 и 11 занимает разное врем , и в момент, когда оба блока завершат преобразование кодов позитивного и негативного изображений, на выходе элемента И 12 формируютс  уровни 1, поступающие на п тый вход узла 36 объединени  кодов, подключа  счетчик 63 через коммутатор 64 к младишь разр дам адресного входа ОЗУ 65. Коммутатор 34 в этом случае подключает вход счетчика 99 узла 38 управлени  к адресному входу старших разр дов ОЗУ 65 и адресному входу ОЗУ 69 через третий вход узла 36 объединени  кодов .

В момент по влени  1 на входе формировател  32, возникае т импульс, поступающий через третий вход узла 33 управлени .

Если код счетчика 99 меньше кода на выходе регистра 98 узла управлени , который через шестой вход узла 36 объединени  кодов поступает через элемент ИЛИ 86 и элемент 70 задержки на второй вход дешифратора 72 состо ний . Так как на седьмом входе узла 36 объединени  кодов установлена 1, то на первом выходе дешифратора 84 состо ний, на четвертом выходе узла 36, об зательно по вл етс  импульс. Если код на выходе ОЗУ 69  вл етс  нулевым, то на четвертом выходе узла 36 объединени  кодов формируетс  импульс, который через третий

5. ,1

выход блока 14 кодировани , св зей поступает через второй вход блока Ч 6 на информационный вход ОЗУ 40, в которое записываетс  1 по тактовому импульсу через элемент И 39 и элемент ИЛИ 44 по адресу, который определ етс  кодом на третьем входе блока 16, так как в этом случае на первом выходе триггера - О, а на втором - 1. В этом случае код адреса ОЗУ 40 и 41 определ етс  кодом позитивного изображени  с выхода ОЗУ 65 который входит в узел 29 объединени  кодов блока 11.

Если код на выходе ОЗУ 69 не нулевой , то происходит последовательный перебор всех адресов младших разр дов ОЗУ 65, и дл  каждого нового адреса на третьем выходе узла 36 объе динени  кодов формируетс  импульс, который через второй выход блока 14 кодировани  св зей поступает на третий вход блока 15 анализа, на первый вход которого поступает код номера негативного изображени  с выхода ОЗУ 65 узла 29 объединени  кодов через первый выход блока 10. При этом на второй вход блока 15 анализа и на шестой вход блока 10 поступает код с выхода ОЗУ 65 узла 36 объединени  кодов блока 14 кодировани  св зей. На выходе элемента И 60 блока 15 формируетс  уровень 1 в том случае, если на третьем входе имеетс  1, а коды на входе схемы 58 сравнени  равны между собой. Код на -первом входе блока 15 не равен 000...1. Анализ этого кода производитс  дешифратором 57, выдел ющим данную комбинацию, и элементом НЕ 59. Таким образом с выхода блока 15 анализа на вход элемента И 50 и младший разр д сумматора 45 через первый вход блока 16 регистрации кодов. При этом в момент поступлени  тактового импульса на выходе элемента И 50 фиксируетс  сигнал , по которому в регистр 49 заноситс  код с выхода сумматора 45 и с задержкой на элементе 53 задержки, несколько большей длительности тактового импульса, через элемент ИЛИ 48 записывает в него код с выхода регистра 49.

В результате в ОЗУ 41 по адресу, соответствующему наименьшему коду св зных областей негативного изображени  и не равных первому, номеру,

18

16

т.е. числу отверстий. В ОЗУ 40 записана 1 только дл  адресов,соответствующих наименьшему коду св зных областей позитивного изображени .

После опроса всех кодов позитивного изображени  с второго выхода узла 38 управлени  через п тый выход блока 14 кодировани  св зей формируетс  импульс, по которому триггеры 23 и 27 устанавливаютс  в исходное состо ние через входы начальной установки блоков 10 и 11, триггер 47 - в единичное состо ние, счетчик 43 - в нулевое через четвертый вход блока 16 регистрации кодов. Кроме того, данный импульс через третий выход всего устройства  вл етс  сигналом , который позвол ет производить считывание очередного кадра и используетс  как сигнал запроса дл  управлени  считывающим устройством. С установкой триггера 47 в единичное состо ние выход счетчика 43 через коммутатор 42 подключаетс  к адресным входам ОЗУ 40 и 41 и разрешает прохождение тактовых импульсов через элемент И 55, устанавлива  нулевой код на выходе регистра 49 по входу начальной установки, и опрашивает состо ние ОЗУ 40 с помощью элемента И 56.

При этом ОЗУ 40 и 41 устанавливаютс  в исходные (нулевые) состо ни  импульсом, задержанным на элементе 52 задержки на врем , несколько боль- Щее длительности тактового импульса , через элементы ИЛИ 44 и 48. Так

как на счетный вход счетчика 43 поступают тактовые импульсы, то коды адреса ОЗУ 40 и 41 последовательно модернизируютс . На выходе дешифратора 46, формируетс  1 в том случае , если код на его входе 111...1. При этом на выходе элемента И 54 формируетс  сигнал, свидетельствующий , что вс  информаци  из ОЗУ 40 и 41 выдана, и  вл ющийс  сигналом дл  начала решени  задач устройствами , подключаемыми к первому выходу . Триггер 47 с задержкой на один такт на элементе 51 задержки устанавливаетс  в исходное состо ние. Код, соответствующий числу отверстий объектов, с выхода ОЗУ 41 через четвертый выход блока 16 регистрации кодов  вл етс  информационной шиной устройства, а сигнал с выхода элемента И 56, поступающий с второго выхо17163

да блока 16,  вл етс  выходом синхронизации устройства (сопровождени  информации), Число импульсов с второго выхода блока 16 равно числу объек- тов.

Claims (1)

1. Формула изобретени 

   Устройство дл  селекции изобра- жений, содержащее телевизионный датчик , блок квантовани , информационный вход которого соединен с выходом телевизионного датчика, первый блок формировани  кода изображени ,первый блок сравнени  кодов и генератор тактовых импульсов, выход которого соединен с тактовым входом первого блока формировани  кода изображени , первый и второй выходы которого сое- динены с входами первого блока сравнени , выход которого соединен с первым информационным входом первого блока формировани  кода изображени ,

   отличающеес  тем,что,с

   целью расширени  области применени  устройства за счет обеспечени  возможности подсчета количества отверстий дл  каждого объекта на изображении , в него введены два блока опре- делени  св зности, блок кодировани  св зей, блок пам ти кодов, первый и второй выходы которого  вл ютс  первым и вторым выходами устройства, второй блок формировани  кода изобра жени , второй блок сравнени , два элемента И, формирователь импульсов, вход которого  вл етс  стробирующим входом устройства, блок анализа объектов и элемент НЕ, выход кото- рого соединен с первым входом первого элемента И, второй вход которого соединен со стробирующим входом устройства, а выход - с вторым информационным входом первого блока формировани  кода изображени ,выход формировател  импульсов соединен со стробирующими входами первого и второго блоков формировани  кода изображени , и первого и второго блоков определени  св зности,тактовые входы формировател  импульсов, первого и второго блоков определени  св зности , второго блока формировани  кода изображени , блока кодировани  св - зей и блока пам ти кодов соединены с выходом генератора тактовых импульсов , выход блока квантовани  соединен с входом элемента НЕ и вторым

   1;

   0

   5

   5 0 5 0 5

   информационным входом в торого блока формировани  кода изображени , первый и второй выходы которого соединены с входами второго блока сравнени  и первым и вторым информационными входами второго блока определени  св зности, выход второго блока сравнени  соединен с первым информационным входом второго блока формировани  кода изображени  и первым управл ющим входом второго блока определени  св зности, второй управл ющий вход которого соединен с третьим выходом второго блока формировани  кода изображени , первый управл ющий вход первого блока определени  св зности соединен с выходом первого блока сравнени , первый и второй информационные входы соединены с первым и вторым входами первого блока формировани  кода изображени , второй управл ющий вход соединен с третьим выходом первого блока формировани  кода изображени , первый информационный вход блока анализа объектов соединен с первым выходом первого блока определени  св зности, второй выход которого соединен с первым входом второго элемента И, второй вход которого соединен с вторым выходом второго определени  блока св зности, первый выход которого соединен с третьим информационным входом блока пам ти кодов, второй информационный вход которого соединен с третьим выходом блока кодировани  св зей, а первый информационный вход соединен с выходом блока анализа объектов, третий информационный вход которого соединен с вторым выходом блока кодировани  св зей, первый выход которого соединен с первым информационным входом блока анализа объектов и третьим информационным входом первого блока определени  св зности, входы начальной установки первого и в торого блоков определени  св зности соединены с п тым выходом блока кодировани  св зей, который  вл етс  третьим выходом устройства, четвертый выход блока кодировани  св зей соединен с третьим информационным входом второго блока определени  св зности, первый, второй, третий и четвертый информационные входы блока кодировани  св зей соединены с первым и третьим выходами первого блока формировани  кода изображени  и вторым и третьим выходами второго блока формировани  кода изображений, а управл ющий вход соединен с выходом второго элемента И, управл ющий

   вход блока регистрации кодов соединен с п тым выходом блока кодировани  св зей.

   Фаг. г

   тактовый ноа дстаноИ Sal

   Bwx.1

   о-

   ВШ.2 о--

   НОГИ

   1

   2

   J/

   f

   И.

   3V

   ш.

   ЙГ.4

   0JT.J

   ±

   32

   Фие.З

   4

   36

   /

   1.

   J

   Вых. 1

   o

   Л/Ж./ -о

   /JT.J

   л

   f. ВыхА

   -о

   Jr

   38

   Вш.5 -о

   ТактоШ дкоё

   TsKmnStriii ими

   Фиг S

   Фиг. 5

   Тактобыи бход начальной установки фцг 9

   Вых.2

   Фиг. 9

   Составитель А.Глотов Редактор Л.Пчопинска  Техред М.Дидык Корректор М.Шароши

   Заказ 929

   Тираж 383

   ВНИИПИ Государствечного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Подписное