SU1485298A1 - Устройство для отображения информации - Google Patents

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств отображения информации на экране ЭЛТ. Цель изобретения упрощение и повышение быстродействия устройства. Это достигается введением блока управления редактированием, регистров, блока элементов И, элемента И, счетчиков адреса, блока вывода растрового изображения, дешифратора адреса и соответствующих функИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств отображения информации на экране ЭЛТ.

Цель изобретения - упрощение и повышение быстродействия устройства.

На фиг.1 представлена функциональ-. ная схема устройства; на фиг.2 функциональная схема блока управлециональных связей. Все типы отображаемой информации хранятся в одном блоке оперативной памяти и редактируются с помощью одних и тех же блоков и связей. Информация с выхода блока оперативной памяти и информация из внешних источников поступает на входы коммутаторов, которые коммутируют ее на входы регистров уст-* ройства, которые так же, как и счетчики адреса, управляются как сигналами от блока управления редактированием, так и от блока управления выводом на экран и используются как во время вывода информации на экран видеоконтрольного блока, так и при редактировании. Информация, предназначенная для вывода на экран, поступает параллельно на блоки вывода растро· вого изображения, блок вывода алфавитно-цифровых символов и блок вывода графических символов, использующих общую аппаратуру формирования изображения, которое формируется в зависимости от того, как интерпретируется информация. 3 з.п. ф-лы,

8 ил.

ния редактированием; на фиг.З - схема счетчика адреса; на фиг.4 - схема блока управления выводом на экран; на фиг о5 - схема блока вывода растрового изображения; на фиг.6 - схема блока вывода алфавитно-цифровых символов; на фиг.7 - временная программа блока синхронизации; на фиг.8 - функциональная схема блока вывода графических символов.

1485298 А1

3

'1485298

-4

Устройство содержит первый коммутатор 1, второй коммутатор 2, блок 3 управления редактированием, первый регистр 4 данных, второй регистр 5 '' данных, третий регистр 6 признаков, четвертый регистр 7 признаков, блок 8 синхронизации, блок 9 оперативной памяти, блок 10 элементов И, элемент И 11, первый счетчик 12 адреса данных, второй счетчик 13 адреса метки, блок 14 управления выводом на экран видеоконтрольного блока, блок 15 вывода растрового изображения, дешифратор 16 адреса, блок 17 сравнения, блок 18 модуляции, блок 19 вывода алфавитно-цифровых символов, блок 20 вывода графических символов, видеоконтрольный блок 21.

Позициям 22 и 23 обозначены первый и второй информационные входы устройства, а позициями 24-102 - входы соответствующих блоков устройства (входы 84 и 86 не обозначены).

Елок 3 управления редактированием содержит элемент ИЛИ 3.1, узел 3,2 управления регистрами, выполненный на программируемой логической матрице (ПЛМ), триггер 3.3 запуска цикла редактирования, элемент И-НЕ 3.4, регистр. Зо5 кода команды, П-триггер 3.6 подготовительного такта редактирования, формирователь 3.7 импульсов входных точек (на ПЛМ, в микропрограмму обработки команды редактирования), триггер 3.8 цикла редактирования, память 3.9 (постоянную) кодов операций редактирования, память 3.10 (оперативную) кодов переходов, сдвиговый регистр 3.11 (с возможностью параллельного занесения информации, имеет восемь разрядов), дешифратор 3.12 кода, формирователь 3.13 адреса перехода (ПЛМ) и шифратор 3.14 кода (текущего адреса микрокоманды) .

Блок 3 управления редактированием функционирует следующим образом. Триггер 3.3 устанавливается сигналом с выхода элемента 3.1 при приходе сигнала запуска цикла редактирования по входам 33 или 34. Выход триггера

3,3 соединен с 0-входом триггера З.'б. На вход синхронизации (т.е., С-вхоД)ьтриггера 3.6 поступают сигналы с выходов элемента 3.4. На вход элемента 3.4 поступают сигналы признака равенства кодов в счетчиках 12 и 13 (по управляющему входу 38),

признака отсутствия в данный момент цикла редактирования (с инверсного выхода триггера 3.8) и серия синхроимпульсов по входу 36 (серия СИ1 на фиг.7). Таким образом, в момент равенства кодов в счетчиках 12 и 13 по заднему фронту импульса синхросерии СН1 произойдет занесение единицы в триггере 3.6 (при установленном триггере 3.3). Сигналом с выхода триггера 3.6 устанавливается триггер 3,8, информация с информационного входа 32 заносится в регистр 3.5 (сигнал занесения формируется на выходе ПЛМ 3.2 при приходе соответствующего сигнала с выхода триггера 3.6) по входу 69 выдается сигнал признака наличия управляющего кода на входе 67, на выходе ПЛМ 3.2 формируются сигналы управления занесением информации с входов 22 или 23 в регистры 4 и 5 (при этом осуществляется коммутация на коммутаторах 1 и 2 в зависимости от значения признака на первом входе 33 запуска). Выход триггера 3.6 подключен также к входу младшего разряда сдвигового регистра 3.11, который синхронизируется с синхросерией СИ1, и по заднему фронту импульсов этой синхросерии единица сдвигается в младший разряд регистра 3,11, а.затем в последующие разряды (каждый разряд соответствует такту редактирования). Сигналом с выхода младшего разряда (имеется ввиду наличие единицы на выходе разряда) регистра 3.11 сбрасываются триггеры 3,3 и 3.6, а сигналом с выхода старшего разряда регистра 3.11 сбр’асывается триггер 3.8. Шифратор 3.14 преобразует унитарный код регистра 3.11 в двоично-шестнадцатиричный код такта редактирования, который является младшей частью адреса памятей 3.9 и 3.10. Старшая часть адреса определяется значением выходного кода ПЛМ 3.7.

Таким образом, выходной код 3.7 определяет адрес первой микрокоманды в микропрограмме обработки команды редактирования (микропрограммы обработки команд редактирования последовательно расположенных в памятях 3.9 и 3.10). В памяти 3.9 расположена часть микрокоманды, которая формирует управляющие сигналы на различные счетчики и регистры устройства, а в

5

1485298

памяти 3.10 расположена часть микропрограммы, которая определяет еле-’ дующий шаг редактирования. На выходе памяти 3,10 формируется код адреса перехода (поступает на вход регистра 3.11), а также формируется код условного или безусловного перехода (если запрограммирован переход). Сигналы кода условного перехода сравни- ю ваются в ПЛМ 3.13 с сигналами признаков наличия условия перехода, а при наличии положительного значения признака перехода и сигнала перехода по этому признаку на выходе ПЛМ З.ГЗ 15

формируется сигнал перехода. Сигнал перехода представляет собой сигнал параллельного занесения кода в регистр 3.11.

Регистры 4 и 5 представляют собой 20 последовательно соединенные узел управления занесением в регистр и самого регистра. На регистры 4 и 5 приходят по два сигнала, управления по двум цепям. Один сигнал управляет 25 занесением информации в регистр при чтении из блока 9 или с входов 23 и 22 (синхронизируется синхросерией СИ4), второй сигнал управляет занесением кода пробела в регистр с це- 30 лью дальнейшей перезаписи его в блок 9 и синхронизируется синхросерией СИЗ.

Регистр 6 представляет собой последовательно соединенные логический ₃₅ элемент И и регистр. Занесение информации в регистр 6 происходит в момент вывода на экран самого первого символа в строке и синхронизируется синхросерией СИ4 (сигналы по входам 45 4θ и 47 объединены по И). По первому адресу знакоместа строки графические символы не пишутся, вместо них пишется информация о всей строке (такая, как масштаб и поворот символов 45 внутри строки), которая и заносится в регистр 6„

Регистр 7 управляется блоком 3 и задает на экране области (полуэкран и/или полустроку), в которых разреша- ςθ ется·редактирование информации.

Блок 8 синхронизации представляет собой последовательно соединенные генератор импульсов (генерирует синхросерию СИ7 на фиг.7) и счетчик §§ импульсов, на выходе которого формируются синхросерии КСИ и ССИ (кадро-1 вые и строчные синхроимпульсы). Кроме того, в состав блока входит генератор, построенный, например, на элементе задержки, фазируемый синхросерией ССИ. Выходы этого генератора (на выходах генерируются сдвинутые во времени синхросерии типа СИ6 на фиг.7) подключены к шифратору серией

»

синхроимпульсов, который строится на элементах Ии ИЛИ, соединенных таким образом, чтобы получить синхросерии СИ1, СИ2, СИЗ, СИ4, СИ5 (фиг.7), Частота следования импульсов синхросе~ рии СИ8 в два раза меньше частоты следования импульсов синхросерии СИЗ.

Блок 9 оперативной памяти синхронизируется синхросерией СИ2,

Счетчик 12 адреса (фиг.З) состоит из коммутатора 12₀1 синхросерий, элемента И 12,2, счетчика 12,3 знакомест строки, счетчика 12_о4 строк кадра, коммутатора 12.5 старшего разряда.

Счетчик 12 функционирует следующим образом. По входу 58 в режиме вывода на экран поступают синхросерии СИЗ и СИ8, одна из которых коммутируется коммутатором 12.1 (в зависимости от уровня потенциала сигнала на входе 62) на первый счетный вход счетчика 12.3, По входу 58 поступают также сигналы сброса счетчиков

12.3 и 12,4 - синхросерии ССИ и КСИ соответственно. С выхода элемента

12.2 на первый счетный вход счетчика 12,4 в режиме вывода на экран поступают счетные импульсы (по входу 55), которые в режиме редактирования блокируются сигналом по входу 96.

На входы коммутатора 12.5 подключены старший разряд счетчика 12,4 и сигнал признака используемой блоком 15 страницы. Один из этих сигналов в зависимости от уровня потенциала сигнала на входе 61 коммутируется на выход коммутатора 12_О5 и используется в качестве старшего разряда блока 9.

По входу 60 поступают сигналы "Плюс единица", "Минус единица", "Сброс", "Плюс единица", которые управляют счетчиками 12.3 и 12.4 во время редактирования, на счетный вход старшего разряда счетчика 12.4.

Триггер старшего разряда счетчи' ка 12.4 отделен от остальной (младшей) части счетчика 12.4 и имеет отдельное управление (по счетному входу). Счетчик 13 метки состоит из двух счетчиков по осям х и у (горизонта7

1485298

8

ли и вертикали соответственно) . На асинхронные входы установки и сброса триггеров, определяющих состояние старшего разряда обоих счетчиков, входящих в счетчик 13, подаются сиг^налы с выходов регистра 7 (по входу 64). Таким образом задается полустрока и полуэкран, в которых разрешается редактирование информации. По входу 63 поступают сигналы "Плюс единица", "Минус единица", "Сброс" на счетчики, входящие в счетчик 13, в режиме редактирования.

Блок 14 управления выводом на экран видеоконтрольного блока (фиг.4) состоит из счетчика 14„1 обратного хода по строке, счетчика- 14,2 обратного хода по кадру, триггера 14.3 прямого хода по. строке, триггера

14.4 прямого хода по кадру, элемента И 14,5 и мультиплексора 14,6.

По' входу 66 на счетный вход счетчика 14.1 поступают импульсы синхросерии СИЗ, а на вход сброса - импульсы синхросерии ССИ. Как только счетчик 14.1 досчитает до заданного кода, определяющего время обратного хода луча по строке,.сигналом с выхода счетчика 14.1 устанавливается триггер 14.3. Сбрасывается триггер 14.3 импульсами синхросерий ССИ (поступают по входу 66 на первый вход сброса) и сигналом признака конца вывода на экран последнего символа в строке (поступает по входу 93 на второй вход сброса),

По входу 66 на счетный вход счетчика 14.2 поступают импульсы синхросерии ССИ, а на вход сброса - импульсы синхросерии КСИ (кадровые синхроимпульсы) . Как только счетчик 14.2 досчитает до заданного кода, определяющего время обратного хода луча по кадру, сигналом с выхода счетчика

14.2 устанавливается триггер 14,4. Сбрасывается триггер 14.4 импульсами синхронизации КСИ (поступают по входу 66 на первый вход сброса) и сигналом признака конца вывода на экран последней ‘ строки в кадре (посту- . пает по входу 93 на второй вход сброса).

Сигнал признака прямого хода луча по строке и по кадру формируется на выхода элемента И 14.5,

В режиме прямого луча по кадру счетчик 14,2 считает импульсы синхро10

15

20

25

30

35

40

45

50

55

серии ССИ, соответствующие началу телевизионных строк, и формирует на своем выходе две серии счетных син- | хроимпульсов, соответствующих двум масштабам по оси у, которые поступают на два информационных входа мультиплексора 14,6. Обе синхросерии определяют количество телевизионных строк в символьной строке. В зависимости от уровня потенциала сигнала на входе 89 одна из синхросерий поступает на выход мультиплексора 14,6, Во время редактирования Сигналом на входе 65 прохождение импульсов через мультиплексор 14.6 блокируется.

Блок 15 вывода растрового изображения (фиг.5) состоит из дешифратора

15.3 (признаков вывода растрового изображения), элемента ИЛИ 15.2 ΙΚтриггера 15.3 (редактирования растрового изображения), 13-триггера 15,4 (вывода растрового изображения), счетчика 15.5 элементов растра по координате Υ, счетчика 15,6, коммутатора 15,7 (адресов элементов растра), мультиплексора 15.8 (признаков элементов растра), элемента И 15,9.

Дешифратор 15,1 дешифрирует коды признаков начала и конца вывода растрового изображения. На вход разрешения дешифратора 15.1 по входу 70 подается сигнал признака прямого хода луча. Как только дешифратор 15,1 продешифрирует код начала вывода растрового изображения, на вход установки триггера 15.4 подается сигнал, который устанавливает триггер в единицу. Сбрасывается триггер 15.4 сигналом с выхода элемента 15,2» На входы этого элемента подаются сигналы признака конца вывода растрового изображения (с дешифратора 15.1), импульсы синхросерии КСИ (по входу 71), сигнал признака редактирования растрового изображения (с выхода триггера 15,3),

ХК-триггер 15,3 синхронизируется сигналом признака подготовительного такта редактирования. На входы этого триггера подаются сигналы признаков начала и конца вывода растрового изображения. Таким образом, триггер

15.3 устанавливается в единицу при. наличии признака начала записи в блоке 9 растрового изображения и устанавливается в ноль при наличии при9

1485298

1 О

знака конца записи в блок 9 растрового изображения.

На счетный вход счетчика 15„5 подаются импульсы синхросерии СИ7, а на вход сброса - импульсы синхросерии ССИ.

На счетный вход счетчика 15„6 подаются импульсы сигнала признака прямого хода луча, а на вход сброса импульсы синхросерии КСИ.

На информационные входы коммутатора 15.7 подаются две пары сигналов:* первую пару составляют выходы перво-ι го, второго и третьего разрядов счет- 15 чика 15.5, вторую пару составляют выходы второго и третьего разрядов счетчика 15,5 и выход первого разряда счетчика 15.6. Коммутируя эти две пары сигналов, признаковый сигнал 20 (сто старший бит регистра 5) управляет разрешением по горизонтали или вертикали (8x4 или 4x8 соответственно).

Три выходных разряда коммутатора 25 15,7, а также выход второго разряда счетчика 15.6 подключены к управляющим входам мультиплексора 15.8, Третий разряд счетчика 15.6 выбирает первую или вторую страницу блока 9 30

^сигналом с выхода элемента 15.9).

Таким образом каждое адресуемое знакоместо на экране блока 21 получается разбитым на области. Значение каждой области (точки растра) хра- 35 нится в блоке 9. Для хранения значения точек растра выделены разряды блока 9с 1 по 7 ис 12 по 17. Для вывода точек каждого знакоместа (адресуемого счетчиком 12) используются 40 обе страницы блока 9. Общий объем блока 9 для реализации всех функций устройства должен быть не менее 4К 18-разрядных слов.

Блок 17 сравнения строится на 45

элементах поразрядного сравнения, проинвертированные выходы которых объединены по И.

Блок 18 содержит усилители, которые умощняют поступающие на вход блока сигналы: телевизионные синхроимпульсы (на входе 100), сигналы, содержащие видеоинформацию (на входах 76-79). В блоке 18 осуществляется стробирование видеоинформации сигналом по входу 75_с Далее код информации попадает на вход генератора символов (содержится в блоке 21), который преобразует параллельный код на входе генератора символов в импульсную кодовую последовательность модулирующих импульсов, засвечивающих разворачиваемый ЭЛТ в соответствии с телевизионным стандартом растр

Блок 19 вывода алфавитно-цифровых знаков ^фиг.б) состоит из триггера 19.1 запуска вывода элемента строки, коммутатора 19„2 серий синхронизации регистра 19.7, ПЛМ 19.3 управления сдвиговым регистром 19.7, триггера 19„4 запуска вывода символьной строки, коммутатора 19,5 серий синхронизации регистра 19.8, ПЛМ 19,6 управления сдвиговым регистром 19.8,, сдвигового регистра 19,7 вывода элемента символьной строки, сдвигового регистра 19,8 вывода символьной строки, дешифратора 19.9 типа символьной информации, шифратора 19.10 преобразования унитарного кода регистра 19.8 в двоичный код, формирователя 19.11 элементов изображения символа в символьной строке, шифратора 19.1₄2 серий стробирования вывода графических символов, коммутатора 19.13 горизонтальных элементов изображения символа в символьной строке, ждущего генератора 19.14.

Блок вывода алфавитно-цифровых знаков функционирует следующим образом. На входы коммутаторов 19.2 и

19.5 поступают несколько синхросерий: ССИ, ССИ, деленная на два, серия генератора 19.14 (СИ7), СИ7 деления на два. Все эти серии коммутируются на входы синхронизации сдвиговых регистров 19.7 и 19.8 в зависимости от кодов масштаба и поворота на входе 83. ПЛМ 19.3 и 19.6 управляют направлением сдвига в сдвиговых регистрах 19.7 и 19.8 в зависимости от кодов масштаба и поворота. Таким образом, т.е. путем изменения направления и частоты сдвига информации в сдвиговых регистрах, можно установить один из двух типов масштаба и один из восьми типов поворотов символов в одной символостроке. Генератор 19.14 запускается, когда триггеры 19.1 и 19.4 устанавливаются импульсами синхросерии СИ5, а сбрасываются сигналом из первого разряда регистров 19.7 и 19.8. В начальный момент в первый разряд регистров

1 1

1485298

1 2

19.7 и 19.8 заносится единица. Шифратор 19.12 формирует четыре серии импульсов управления блоком 20 и строится с использованием логических элементов ИЛИ с несколькими входами.

Блок 20 вывода графических символов (фиг.8) представляет собой коммутатор, который коммутирует на выход один из шести разрядов с входа 87. Каждому из шести разрядов соответствует определенный элемент графического символа. Сигналом седьмого разряда так же, как и сигналами по входам 94 и 85^ блокируется прохождение графических символов на экран блока 21.

Устройство работает следующим образомс

Устройство осуществляет редактирование информации и отображение отредактированной информации на экране блока 21.

Во время вывода на экран блока 21 информация из блока 9 через коммутаторы 1 и 2 поступает на регистры 4-6. В регистр 6 заносится только информация из слова блока 9, соответствующего первому знакоместу символостроки, которая описывает всю символостроку (масштаб и поворот символов внутри строки). Поэтому в первом символоместе строки графический символ не пишется, а его разряды используются для признаков масштабирования и поворота символов внутри строки,

Блок 14 отсчитывает время обрат- . ного хода луча блока 21, вырабатывает сигналы управления счетчиком 12 и разрешает вывод на экран блока 21. Счетчик 12 последовательно отсчитывает адреса выводимых на экран блока 21 знаков, коды которых заносятся из блока 9 в регистры 4 и 5. Информация в этих регистрах может рассматриваться как алфавитно-цифровые.(в регистре 4) и графические (в регистре 5) коды символов или как растровая гра-¹· фика (кроме 9-11 разрядов слова блока 9, которые в любом случае интерпретируются как разряды кода цвета). Для выделения начала и конца области, внутри которой информация интерпретируется как растровая, выделяются специальные коды, которые во время вывода информации на экран читаются в регистр 4 о Во время вывода

растрового изображения работа блоков 19 и 20 блокируется.

Во время редактирования управление счетчиком 12 от блока 14 блокируется. Выдавая сигналы на различные узлы и блоки устройства, блок 3 осуществляет операцию редактирования информации, находящейся в блоке 9„ Границы области редактирования по горизонтали и по вертикали задаются кодом в регистре 7„ Редактирование может быть задано по всему экрану блока 21, на половине и на четверти экрана. Сигналы (вернее уровни потенциала сигналов) на входе 64 не дают возможности метке выйти за пределы этой области (блокируются соответствующие разряды регистра в положении ноль или единица), а код на входе 101 выбирает границы, при достижении которых вырабатываются сигналы признаков конца (или начала) строки (или кадра).

Редактируемая информация через коммутаторы 1 и 2 поступает в регистры 4 и 5о Во время редактирования используются признаки состояния счетчика 12 (вырабатываются дешифратором 16), признаки состояния кода в регистре 4 (вырабатываются дешифратором 3„12 блока 3), признак равенства кодов в счетчиках 12 и 13 (вырабатывается блоком 17)_о

Как алфавитно-цифровая и символьт но-графическая, так и растровая информация редактируется единообразно, путем использования одних и тех же блоков и связей устройства.

В предлагаемом устройстве осуществляется отображение любого типа информации (точечной, графической, алфавитно-цифровой, мозаично-графической) при одновременном .сокращении аппаратурных затрат, все типы информации расположены в одном блоке памяти изображений и редактируются (модифицируются).с помощью одних и тех же блоков и связей. Кроме того, повышается быстродействие обмена информацией устройства с ЭВМ, так как при обмене адресуемой единицей является целое слово, соответствующее некоторой области на экране ЭЛТ, а не отдельная точка экрана ЭЛТ. Также упрощается работа опера^ тора с устройством в результате использования в пределах одного кадра изображения различных типов информа1 3

1485298

14

ции, редактируемых с одной клавиатуры, и возможности формирования оператором сложных изображений за счет наложения алфавитно-цифровых символов на графические или наоборот - графических на алфавитно-цифровые при динамическом изменении разрешающей способности по вертикали или горизонтали. Ю

Claims (4)

1. Формула изобретения

   1. Устройство для отображения информации, содержащее первый и второй 15 коммутаторы, блок оперативной памяти, блок управления выводом на экран видеоконтрольного блока, блок сравнения, блок вывода алфавитно-цифровых символов, блок вывода графичес- 20 ких символов и видеоконтрольный блок, вход которого подключен к выходу блока модуляции, синхровход которого подключен к выходу блока синхронизации, подключенному к синхровходам 25 блока вывода алфавитно-цифровых символов, блока управления выводом на экран видеоконтрольного блока и блока оперативной памяти, выход которого подключен к первым информацион- 30 ным входам первого и второго коммутаторов, выход блока вывода алфавитно-цифровых символов подключен к первым информационным входам блока графических символов и блока модуля- 35 ции, первый управляющий вход которого подключен к выходу блока управления выводом на экран видеоконтрольного блока, второй информационный вход - к выходу блока сравнения, тре- 40 тий информационный вход - к выходу блока вывода графических символов, вторые информационные входы первого и второго коммутаторов являются первым информационным входом устройст- 45 ва, вторым информационным входом которого являются третьи информационные входы первого и второго коммутаторов, отличающееся тем, что, с целью упрощения и повыше-зд ния быстродействия устрсйства, оно содержит блок управления редактированием, первый, второй, третий и четвертый регистры, блок элементов И, элемент И, два счетчика адреса, 55. блок вывода растрового изображения, дешифратор адреса, выход которого подключен к управляющему входу блока вывода графических символов, входу

   управления записью третьего регистра, входу кода признака адреса блока управления редактированием и входу сброса блока управления выводом на ι экран видеоконтрольного блока, выход которого подключен к первому счетному входу и входу управления сче том первого счетчика адреса и управляющему входу блока вывода растрового изображения, выход которого подключен к четвертому информационному входу блока модуляции, к входам блокировки блока вывода алфавитно-цифровых символов и блока вывода графических символов, входу кода признака адреса первого счетчика адреса, первому входу элемента И и входу управления записью блока управления редактированием, выход которого подключен к управляющим входам первого, второго и четвертого регистров, управляющему входу блока оперативной памяти, тактовому входу блока вывода растрового изображения, первому входу блока элементов И, входам управления адресом и блокировки первого , счетчика адреса, второму входу элемента И, входу управления счетом второго счетчика адреса, управляющему входу дешифратора адреса, входу блокировки блока управления выводом на экран видеоконтрольного блока и управляющим входом первого и второго коммутаторов, выход второго коммутатора подключен к информационным входам второго и третьего регистров, выход третьего регистра подключен к информационному входу блока вывода алфавитно-цифровых символов, входу управления выборкой блока управления выводом на экран видеоконтрольного блока и первому входу управления выборкой первого счетчика адреса, выход которого подключен к адресному входу блока оперативной памяти, первому информационному входу дешифратора адреса и первому входу блока сравнения, второй вход которого подключен к выходу второго счетчика адреса, второй управляющий вход которого подключен к второму информационному входу дешифратора адреса и к выходу четвертого регистра, выход первого коммутатора подключен к информационному входу первого регистра и к первому информационному входу блока управления редактированием, выход первого регистра подклю1 5

   1485298

   1 6

   чен к первому информационному входу блока оперативной памяти, второму информационному входу блока управления редактированием, к первому информационному входу блока вывода растрового изображения и к второму информационному входу блока вывода алфавитно-цифровых символов, выход второго регистра данных подключен к второму информационному входу блока оперативной памяти, к второму информационному входу блока вывода растрового изображения и к второму информационному входу блока вывода графических символов, выход блока сравнения подключен к управляемому входу блока управления редактирования, выход элемента И подключен к второму входу управления выборкой первого счетчика адреса, выход блока синхронизации подключен к синхровходу блока управления редактированием, к входам управления чтением первого, второго и третьего регистров, к синхровходу блока вывода растрового изображения и к второму входу блока элементов И, выход которого подключен к второму счетному входу первого счетчика адреса, второй управляющий вход блока управления редактированием подключен к первому информационному входу устройства, вход запуска блока управления редактированием подключен к второму информационному входу устройства, выходом сигнала признака вывода информации устройства является выход блока управления редактированием, выходом сигнала вывода старшей половины слова устройства является выход второго регистра, выходом сигнала вывода младшей половины слова устройства является выход первого регистра.
2. 2. Устройство по π. 1, отличающееся тем, что блок управления редактированием содержит узел управления регистрами, первый управляющий вход которого соединен с первым входом элемента ИЛИ и является первым входом запуска блока, регистр кода команды, информационный вход которого является первым информационным· входом блока, формирователь импульсов входных точек, управляющий вход которого является входом управления записью блока, а информационный вход соединен с выходом регистра

   кода команды, память кодов операций редактирования, выход которой соединен с информационным входом узла управления регистрами, второй вход элемента ИЛИ является вторым входом запуска блока, триггер запуска цикла редактирования, установочный вход которого соединен с выходом элемента ИЛИ, а вход сброса соединен с входом сброса триггера подготовительного такта редактирования и с выходом сдвигового регистра, синхровход триггера подготовительного такта редактирования соединен с выходом элемента И-НЕ, а установочный вход - с выходом триггера запуска цикла редактирования, триггер цикла редактирования, вход сброса которого соединен с выходом сдвигового регистра, первый вход элемента И-НЕ соединен с синхровходом сдвигового регистра и является синхровходом блока, вход младшего разряда сдвигового регистра соединен с выходом триггера подготовительного такта редактирования, адресным входом узла управления регистрами и установочным входом триггера цикла редактирования, шифратор, первый адресный вход памяти кодов операций редактирования соединен с выходом формирователя импульсов входных точек, соединенным с первым адресным входом памяти кодов переходов, формирователь адреса перехода, адресный вход которого соединен с вторым входом элемента И-НЕ и является управляющим входом блока, информационный вход сдвигового регистра соединен с выходом памяти кодов переходов, подключенным к информационному входу формирователя адреса перехода, выход которого подключен к управляющему входу сдвигового регистра, дешифратор, вход которого является вторым информационным входом блока, а выход дешифратора соединен с первым управляющим входом формирователя адреса перехода, второй управляющий вход которого является первым управляющим входом блока, выход триггера .цикла редактирования соединен с первым управляющим входом узла управления регистрами, выход шифратора соединен с вторыми адресными входами памятей кодов операций редактирования и кодов переходов, вход шифратора, соеди ней с выходом сдвигового регистра, третий вход элемента И-НЕ соединен

   17

   1485298

   18

   с выходом триггера цикла редактирования, выходом блока являются выход узла управления регистрами, соединенный с управляющим входом рет гистра кода команды, выход памяти кодов операций редактирования, выход триггера цикла редактирования и выход триггера подготовительного такта редактирования.
3. 3. Устройство по п. 1, о т л и чающееся тем, что первый

   счетчик адреса содержит коммутатор

   I

   синхросерий, первый информационным вход которого является вторым счетным входом счетчика, второй информационный вход соединен с первым входом элемента И и является входом управления счетом счетчика, управляющий вход коммутатора синхросерий является первым входом управления вы- , боркой счетчика, второй вход элемента И является первым счетным входом счетчика, а третий вход элемента К является входом блокировки счетчика, выход элемента И соединен со счетным входом счетчика строк кадра, выход которого соединен с первьм информационным входом коммутатора старшего разряда, второй информационный вход которого является входом кода признака адреса счетчика, а управляющий вход - входом управления выборкой счетчика, выходы коммутатора старшего разряда и счетчиков строки кадра и знакоместа строки являются выходом счетчика, выход коммутатора синхросерий соединен со счетным входом счетчика знакоместа строки, суммирующие и вычитающие входы которого и счетчика строк кадра являются входом управления адресом счетчика, а входы сброса соединены с вторьм счетным входом счетчика.
4. 4. Устройство по π. 1, отличающееся тем, что блок вывода растрового изображения содержит дешифратор, информационный вход которого является первым информационным входом блока, который соединен с первым информационным входом мультиплексора, ϋ-триггер, вход сброса которого соединен с выходом элемента ИЛИ, первый управляющий вход мультиплексора соединен с выходом коммутатора, управляющий вход которого является вторым информационным входом блока и соединен с вторым информационным входом мультиплексора, второй управляющий вход которого и второй информационный вход коммутатора соединены с выходом счетчика элементов растра по координате Υ, подключенным к первому входу элемента И, второй вход которого и вход разрешения мультиплексора соединены с выходом ϋ-триггера, второй информационный вход коммутатора соединен с выходом счетчика элементов растра по координате X, счетный вход и вход сброса которого, вход сброса счетчика элементов растра по координате Υ и первый вход элемента ИЛИ являются синхровходом блока, установочный вход ϋ-триггера, второй вход элемента ИЛИ и информационные входы ΙΚтриггера соединены с выходом дешифратора, третий вход элемента ИЛИ подключен к выходу ΙΚ-триггера, выход элемента ИЛИ соединен с входом сброса ϋ-триггера, управляющий вход дешифратора является управляющим входом блока и соединен со счетным входом счетчика элементов растра по координате Υ, синхровход ΙΚ-триггера является тактовым входом блока, выходы мультиплексора, ϋ-триггера, элемента И и ΙΚ-триггера являются выходом блока.

   1485298

   90

   1485298

   Фиг. 2

   1485298

   сриг.з

   1485298

   Фи г. 5

   фиг-6

   1485298

   СИ 7 111ШШ11Ш11ПЛЛ1Ш1иШ11ЛПЖ..ЛЛШШЛГ

   СП _____

   δ 1см1 -гоонс сриг. 7