SU1188765A1 - Устройство дл селекции изображений объектов - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ, содержащее последовательно соединенные телевизионный датчик, первый формирователь, первый сдвиговый регистр и блок выделени  начала фигуры, первый элемент И, второй сдвиговый регистр и видеоусилитель, причем первые входы видеоусилител  и первого элемента И соединены с выходом первого формировател , а выход первого элемента И с вторым входом видеоусилител , второй вход блока выделени  начала фигуры соединен с выходом первого формировани , а третий вход - с вторым выходом первого сдвигового регистра, отличающеес  тем, что, с целью повышени  точности устройства , оно дополнительно содержит селектор признаков св зности, первую и вторую группы элементов И, первую группу элементов ИЛИ, блок пам ти, детектор св зности и распределитель импульсов, причем выход селектора признаков св зности соединен с входом второго сдвигового регистра и с первым входом блока пам ти, первый вход селектора признаков св зности соединен с выходом блока выделени  начала фигуры, второй вход с первым выходом первого сдвигового регистра, третий вход - с вторым выходом первого сдвигового регистра, четвертый вход - с выходом первого формировател , п тый вход - с первым выходом второго сдвигового регистра и шестой вход - с вторым выходом второго сдвигового регистра , первые входы элементов И первой группы соединены с первым выходом второго сдвигового регистра, вход телевизионного датчика соединен с первым выходом распределител  импульсов, четвертый вход блока выделени  начала фигуры соединен с вторым выходом распределител  импульсов, вторые входы элементов И первой группы соединены с третьим выходом распределител  импульсов, первые входы элементов И второй группы  вл ютс  первым входом устройства, а вторые входы соединены с четвертым выходом распределител  импульсов, первые входы элементов ИЛИ первой группы соединены с выходами элементов И первой группы, вторые входы элементов ИЛИ первой группы соединены с выхо« дами элементов И второй группы, а третьи входы соединены с п тым выходом распреде (Л лител  импульсов, второй вход блока пам ти соединен с выходами элементов ИЛИ первой группы, третий вход соединен с шестым выходом распределител  импульсов, а четвертый вход блока пам ти соединен с первым выходом детектора св зности, первым вход которого соединен с выходом блока пам ти, второй вход детектора св зности соединен с сх седьмым выходом распределител  импульсов, 00 а второй выход детектора св зности соеди нен с вторым входом первого элемента и, О5 вход распределител  импульсов  вл етс  вторым входом устройства. СП 2. Устройство по п. 1, отличающеес  тем, что селектор признаков св зности содержит третью, четвертую и п тую группы элементов И и вторую группу элементов ИЛИ, причем первые входы элементов ИЛИ второй группы соединены с выходами элементов И третьей группы, вторые входы элементов ИЛИ второй группы соединены с выходами элементов И четвертой группы, а третьи входы элементов ИЛИ второй группы соединены с выходами элементов И п той группы, выходы элементов ИЛИ второй группы  вл ютс  выходом селектора

Description

признаков св зности, первые входы элементов И третьей группы  вл ютс  первым входом селектора признаков св зности, вторые входы элементов И третьей группы соединены с первыми входами элементов И четвертой и п той групп и  вл ютс  четвертым входом селектора признаков св зности, третьи входы элементов И третьей группы соединены с вторыми входами элементов И четвертой и п той групп и  вл ютс  третьим входом селектора признаков св зности, четвертые входы элементов И третьей группы соединены с третьими входами элементов И п той группы и  вл ютс  вторым входом селектора признаков св зности, третьи входы элементов И четвертой группы  вл ютс  п тым входом селектора признаков св зности , четвертые входы элементов И п той группы  вл ютс  шестым входом селектора признаков св зности.

3. Устройство по п. , отличающеес  тем, что детектор св зности содержит третью группу элементов ИЛИ, регистр, шестую группу элементов И, первый элемент ИЛИ и второй элемент ИЛИ, причем первые входы элементов И шестой группы соединены с первыми входами элементов ИЛИ третьей группы и  вл ютс  первым входом детектора св зности, вторые входы элементов И шестой группы и вторые выходы элементов ИЛИ третьей группы соединены с выходами регистра и  вл ютс  первым выходом детектора св зности, выходы элементов И шестой группы соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и  вл етс  вторым выходом детектора св зности , второй вход второго элемента ИЛИ  вл етс  вторым входом детектора св зности , а его выход соединен с первым входом регистра, выходы элементов ИЛИ третьей группы соединены с вторым входом регистра.

4. Устройство по п. 1, отличающеес  тем, что распределитель импульсов содержит синхрогенератор , первый триггер, второй и третий элементы И, первый и второй счетчики , второй формирователь, второй триггер , коммутатор, блок сравнени , третий элемент ИЛИ и четвертый элемент ИЛИ, причем первый выход синхрогенератора  вл етс  первым выходом распределител  импульсов, первый вход триггера соединен с вторым выходом синхрогенератора и  вл етс  вторым выходом распределител  импульсов , выход первого триггера соединен с первым входом второго элемента И, с первым входом третьего элемента И и с первым входом четвертого элемента ИЛИ, третий выход синхрогенератора соединен с вторым входом второго элемента И, выход которого соединен с первым входом первого счетчика, первый выход которого соединен с первыми входами коммутатора и блока сравнени , вторые входы коммутатора и блока сравнени  соединены с первым выходом второго счетчика, второй выход которого соединен с первым входом второго триггера, выход которого соединен с вторым входом четвертого элемента ИЛИ и  вл етс  четвертым выходом распределител  импульсов, вторые входы второго триггера, первого и второго счетчиков соединены с входом распределител  импульсов, третий вход коммутатора и первый вход третьего элемента ИЛИ соединены с вторым выходом первого счетчика, выход коммутатора соединен с вторым входом третьего элемента И, выход которого  вл етс  п тым выходом распределител  импульсов , выход блока сравнени  соединен с входом второго формировател , выход которого  вл етс  седьмым выходом распределител  импульсов, выход третьего элемента ИЛИ  вл етс  шестым выходом распределител  импульсов, выход четвертого элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и  вл етс  третьим выходом распределител  импульсов.

1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах автоматического анализа и распознавани  изображений топологии изделий микроэлектроники, в биологии, металлографии, а также при создании сиетем зрительного воспри ти  роботов.

Цель изобретени  - повышение точности селекции изображений объектов.

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - схема блока выделени  начала фигуры; на фиг. 3 . схема

селектора признаков св зности (а) и соответствующа  ему таблица правил преобразовани  отметки (б); на фиг. 4 - схема детектора св зности; на фиг. 5 - схема распределител  импульсов; на фиг. 6 - изображение до преобразовани  отметки (а) и после этого преобразовани  (б);на фиг. 7 - матрицы св зности изображени : а) исходна ; б) после преобразовани  детектором

св зности.

Устройство дл  селекции изображений объектов (фиг. 1) состоит из телевизионного датчика 1, первого формировател  2,

первого регистра сдвига 3, блока 4 выделени  начала фигуры, nepWro элемента И 5, селектора признаков св зности 6, второго регистра сдвига 7, первой и второй групп элементов И 8 и 9, первой группы элементов ИЛИ 10, блока пам ти 11, детектора св зности 12, видуоусилител  13 и распределител  импульсов 14.v

Блок выделени  начала (фиг. 2) состоит из четвертого элемента И 15 и третьего счетчика 16.

Селектор признаков св зности 6 (фиг. 3) состоит из третьей 17, четвертой 18 и п той 19 групп элементов И и второй группы элементов ИЛИ 20.

Детектор св зности 12 (фиг. 4) состоит из третьей группы элементов ИЛИ 21, регистра 22, шестой группы элементов И 23 и первого и второго элементов ИЛИ 24 и 25.

Распределитель импульсов 14 (фиг. 5) состоит из синхрогенератора 26, второго и третьего элементов И 27 и 28, второго формировател  29, третьего и четвертого элементов ИЛИ 30 и 31, первого и второго счетчиков 32 и 33; коммутатора 34, блока сравнени  35 и первого и второго триггеров 36 и 37.

Алгоритм функционировани  устройства селекции изображений объектов состоит в следующем.

1.Над изображением объектов осуществл ют операцию преобразовани  отметки по правилам, описанным ниже. При этом каждой точке изображени , принадлежащей объекту (точкам объекта), ставитс  в соответствие метка (целое натуральное число), не равна  нулю, а точкам, не пренадлежащим объектам (точкам фона) - метки, равные нулю.

2.Выдел ют и запоминают все метки, которыми отмечаютс  каждый из объектов изображени .

3.а) По одной известной метке того объекта, который необходимо выделить, определ ют все метки, которыми он отмечаетс  после преобразовани  отметки.

б) Повтор ют п. 1 при повторном сканировании изображени  топологии и сравнивают текущие метки с метками, определенными в п. За и те точки объектов, в которых это равенство соблюдаетс , считают точками искомого объекта, а те точки объекта, в которых это равенство не соблюдаетс , из дальнейшего анализа исключают.

Устройство (фиг. 1) работает следующим образом.

В соответствии с п. 1, 2 и 3 алгоритма функционировани  следует рассматривать три режима работы устройства: режим, в котором производитс  построчное сканирование изображени  и его отметка; режим определени  всех меток, которыми отмечаютс  объекты; режим выделени  объектов по заданному номеру (метке).

В первом режиме видеосигнал изображени  объектов поступает на вход формировател  2, который квантует видеосигнал по уровню так, что на его выходе высокий уро , вень сигнала (логической «1) соответствует пересечению электронным лучом изображени  объектов, а низкий уровень (логический «О) - их отсутствию (фону).

При по.мощи первого регистра сдвига 3 осуществл етс  задержка видеосигнала

0 на врем  сканировани  строки изображени  на выходе 41, при этом с его первого выхода 40 снимаетс  сигнал, задержанный относительно входного на врем  сканировани  одного элемента изображени . В дальнейшем значение точки х (О или 1) обозначают через w (х).

В блоке выделени  начала фигуры 4 на выходе элемента И 5 сигнал с логической «1 по вл етс  лишь в тот момент времени , когда сканируема  точка изображени 

0  вл етс  точкой начала фигуры, т. е. дл  нее выполн етс  условие

v(x))-w(x ) 1.

Перед началом развертки изображени  счетчик 16 этого блока устанавливаетс  в исходное нулевое состо ние по сигналу с второго

5 выхода распределител  импульсов 14. Поэтому при встрече первой точки начала на выходах счетчика 16 будет код, соответствующий единице, при встрече второй - двойке, при встрече третьей - тройке и т. д. Таким образом, код на выходе блока выделени  точек начала соответствует пор дковому номеру по влени  точек начала от начала сканировани .

Селектор 6 и регистр сдвига 7 реализуют операции преобразовани  отметки изображени , суть которого состоит в следующем: каждой точке изображени  при построчном сканировании ставитс  в соответствие метка (целое натуральное число) по следующим правилам.

Если сканируема  точка изображени   вл етс  точкой фона, то ей ставитс  в соответствие метка, равна  нулю. В устройстве это достигаетс  тем, что во врем  сканировани  точки фона элементы И 17, 18 и 19 закрыты, а следовательно, на выходе элемента ИЛИ 20 будет код, соответствующий

нулю, в следующий такт этот код записываетс  в первые разр ды регистра сдвига 7, который служит дл  записи и хранени  двоичных кодов меток в каждой строке изображени . Причем, если на входе этого

.регистра код соответствует метке сканируемой точки изображени , то на его первом выходе код соответствует метке точки х , а на втором - метке точки х. Число разр дов регистра 7 равно числу точек изображени  в строке, а ширина - log2N2, где N2 -

5 максимальное число точек начала в изображении;

Если сканируема  точка  вл етс  точкой начала, то ей ставитс  в соответствне метка, равна  ее пор дковому номеру. Это достигаетс  тем, что только в моменты сканировани  точек начала элементы И 17 открываютс  и код, соответствующий номеру точки начала фигуры с выхода блока 4 выделени  начала фигуры, снимаетс  с выходов элементов ИЛИ 20;

Если сканируема  точка изображени  х не  вл етс  ни точкой фона, ни точкой начала фигуры, но соседн   с ней точка х  вл етс  точкой объекта, т. е. дл  нее выполн етс  условие

w{x)-w)x),(1)

то точке X присваиваетс  метка точки х , т. е. 1(х) 1(х ). Это достигаетс  тем, что только в те моменты времени, когда дл  сканируемой точки изображени  X выполн етс  условие (1), элементы И 18 открываютс  и на выходы ИЛИ 20 подаетс  код , соответствующий метке точки х ), который снимаетс  с первого выхода регистра сдвига 7.

Ггсли сканируема  точка изображени  х на  вл етс  ни точкой фона, ни точкой начала, и соседн   с ней точка х не  вл етс  точкой объекта, т.е. дл  нее выполн етс  условие

xv(xbvx)- ОУ(х) 1,(2)

то точке .X присваиваетс  метка точки х, т.е. (х) 1). Это достигаетс  тем, что только 3 моменты времени, когда в точке Езыполн етс  условие (2,), открываютс  только элементы И 19 и на входы регистра сдвига 7 подаетс  код с второго выхода регистра сдвига 7. Правила преобразовани  от.метки записаны в виде таблицы на фиг. 36. В первом режиме блока пам ти 11 работает на запись, что обеспечиваетс  высоким уровнем сигнала на его входе управлени  записью и считыванием с щестого выхода распределител  импульсов 14. В этом режиме на четвертых (информационных) входах пам ти 11 поддерживаетс  также высокий уровень сигнала, который обеспечиваетс  св зью с седьмым выходом распределител  14. Все  чейки блока пам ти обнулены. На вторые входы элементов И 8 подаетс  высокий (разреплающий) уровень сигнала, а на первые входы элементов И 9 - низкий (запрещающий) соответственно с третьего и четвертого выходов распределител  импульсов 14. В первом режиме на п том выходе распределител  поддерживаетс  -НИЗКИЙ уровень. Поэтому, если при сканировании изображени  встречаетс  точка х с меткой 1(х) и соседн   слева точка х имеет метку I (х ), то в  чейку блока пам ти 11, номер которой в строке равен 1)х), а столбце МОЗУ - 1(х ), записываетс  единица. После окончани  сканировани  всего пол  изображени  в блок пам ти 1 1 записываетс  информаци  о с.межности меток. Смежными (соседни .ми.) метками считаютс  те дл  которых найдетс  хот  бы одна пара соседних точек с этими метка.ми. Содержимое блока

пам ти (фиг. 6) после проведени  всех выщеуказанных операций представлено в виде таблицы (фиг. 7а), кажда  клетка этой таблицы интерпретируетс  как  чейка блока пам ти. Вписанные в клетках цифры (1,0) соответствуют хранимой информации в соответствующих  чейках блока пам ти 11. После окончани  сканировани  изображени  концом кадрового синхроимпуьса триггер 36 распределител  14 переводитс  в единичное состо ние и устройство переходит во второй режим. Во втором режиме блок пам ти 11 работает как в режиме записи, так и в режиме считывани . На третьем выходе распределител  14 поддерживаетс  уровень логического «О, на четвертом - логической «1. Счетчики 32 и 33 распределител  14 наход тс  в исходном нулевом состо нии. Триггер 36 открыт (на его выходе логической «1) и тактовые импульсы с третьего выхода синхрогенератора 26 поступают на счетный вход первого счетчика 32. Счетчики 32 и 33 имеют одинаковое число разр дов, равное log2N«. На первых выходах счетчиков 32 и 33 по вл ютс  коды, соответствующие числу импульсов, поступивших на их счетпые входы, а на вторых выходах - сигналы с уровнем логической «1 в момент когда состо ни  счетчиков будут равны NocНа выходе коммутатора 30 по вл ютс  сигналы, соответствующие состо нию счетчиков 32 или 33 в зависимости от уровн  сигнала на втором выходе первого счетчика, при этом если на этом выходе сигнал логический «О, то на выходе коммутатора 30 и соответственно на п том выходе распределител  14 по вл ютс  коды счетчика 32, а если сигнал логическа  «1, - то коды счетчика 33. На выходе блока сравнени  35 по вл ютс  сигналы с уровнем логической «1. только в момент равенства состо ний счетчиков 32 и 33. Эти сигналы поступают на вход формировател  29, который формирует короткие импульсы (длительностью пор дка 1/10 от длительности такта) по переднему фронту (переход из О в 1) поступающего на его вход сигнала. Таким образом, в первый такт после перехода триггера 36 в единичное состо ние на п том выходе распределител  14 будет установлен адрес нулевой строки МОЗУ блока пам ти 11 и поскольку состо ние счетчиков 32 и 33 одинаковое , то на седьмом выходе распределител  14 по вл етс  импульс, по которому содержимое нулевой строки МОЗУ переписываетс  в регистр хранени  22. Во втором такте состо ние первого выхода счетчика 33 будет равно 1, а второго - 0. В блоке пам ти 11 выбрана перва  строка  чеек. Значение  чеек в первой строке сопоставл етс  со значени ми  чеек в нулевой строке с помощью группы элементов И 23 и, если найдетс  хот  бы одна пара  чеек со значени ми 1, расположенных в одном столбце МОЗУ, то на выходе элемента ИЛИ 24 по вл етс  сигнал логической «1, по которому в регистр 22 записываетс  информаци , соответствующа  логической сумме значений  чеек нулевой и первой строк с выходов группы элементов ИЛИ 21, а если не найдетс  ни одной пары таких  чеек - в то в регистре 22 сохран тс  ранее записанна  информаци . До тех пор, пока состо ние счетчика 32 не станет равным Мл, происходит повторение этих операций. Таким образом, к моменту когда состо ние счетчика 32 станет равным Noc в регистре хранени  будет накоплена информаци  о метках, которые принадлежат одному объекту . В момент по влени  сигнала на втором выходе счетчика 32 на третьем входе коммутатора 30 будет сигнал с уровнем логического «О, по которому к адресному входу блока пам ти 11 подключен первый выход второго счетчика, а следовательно,в нулевую строку МОЗУ перезаписываетс  содержимое регистра 22 детектора св зности 12. Затем, по такому же принципу, в регистр 22 с блока пам ти 11 переписываетс  содержимое первой строки и через N( тактов содержимое регистра 22 перезаписываетс  снова в первую строку МОЗУ и т.д. Через NOC тактов в блоке пам ти Ив любой его i-ой строке хранитс  информаци  о всех метках, принадлежащих тому объету , который отмечен меткой равной i. Содержимое блока пам ти после такого преобразовани  представлено в виде таблицы на фиг. 76. В момент, когда состо ние второго счетчика 33 распределител  14 становитс  равным Na, на его втором выходе по вл етс  импульс и устройство переходит в третий режим - режим выделени  объекта . В третьем режиме на третьем и четверто .м выходах распределител  14 присутствует сигнал с уровнем логической «1, а на остальных кроме первого и второго - логический «О. При этом элементы И 8 закрыты , а элементы И 9 открыты. Блок пам ти 1 1 работает только в режиме считывани . На вторые входы элементов И 9 подаетс  в двоичном коде одна из меток или номер того объекта, который необходимо выделить, при этом код этой метки будет подан на адресный вход (выборки строки) блока пам ти 11. По сигналу с первого выхода распределител  14 с помощью телевизионного датчика 1 начинаетс  повторное ска нирование изображени  топологии. Аналогично , как и в первом режиме осуществл етс  отметка изображени  и, если на первый вход блока пам ти 11 приходит метка , котора  принадлежит тому же объекту, что и метка, код которой установлен на вторых входах элементов И 9, то на одном из выходов блока пам ти I1 будет сигнал логической «1, а если не приходит така  метка, то на всех выходах блока пам ти 11 будуг сигналы с уровнем логического «О. Поскольку в этом режиме на всех выходах регистра 22 детектора 12 присутствуют сигналы с уровнем логической «1 (это обеспечиваетс  подачей сигнала с уровнем логического «О на вход детектора 12 с седьмого выхода распределител  14), то на выходе элемента ИЛИ 24 будет сигнал, соответствующий дизъюнкции сигналов с выхода блока пам ти 11, а следовательно, если сканируема  точка изображени  имеет метку принадлежац1.ую тому же объекту, что и задаваема  метка, то на выходе элемента ИЛИ 24 будет сигнал с уровнем логической «1, а если не принадлежащую - то логического «О. Сигнал с уровнем логической «1 с выхода элемента ИЛИ 24 открывает элемент И 5 и на вход видеоусилител  13 с выхода формировател  2 поступают видеоимпульсы, соответствующие изображению выдел емого объекта.

L

0Фиг . 2

S)

Фиг. 5

//

Z.

// V7

zz

/

/

/

//

zz

/z

/Z

ZZ

zz

/

zz

z/

6) Фиг. 6

1 2 3 и 5 В 7 8

Claims (4)

1. УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ИЗОБРАЖЕНИЙ ОБЪЕКТОВ, содержащее последовательно соединенные телевизионный датчик, первый формирователь, первый сдвиговый регистр и блок выделения начала фигуры, первый элемент И, второй сдвиговый регистр и видеоусилитель, причем первые входы видеоусилителя и первого элемента И соединены с выходом первого формирователя, а выход первого элемента И с вторым входом видеоусилителя, второй вход блока выделения начала фигуры соединен с выходом первого формирования, а третий вход — с вторым выходом первого сдвигового регистра, отличающееся тем, что, с целью повышения точности устройства, оно дополнительно содержит селектор признаков связности, первую и вторую группы элементов И, первую группу элементов ИЛИ, блок памяти, детектор связности и распределитель импульсов, причем выход селектора признаков связности соединен с входом второго сдвигового регистра и с первым входом блока памяти, первый вход селектора признаков связности соединен с выходом блока выделения начала фигуры, второй вход с первым выходом первого сдвигового регистра, третий вход — с вторым выходом первого сдвигового регистра, четвертый вход — с выходом первого формирователя, пятый вход — с первым выходом второго сдвигового регистра и шестой вход — с вторым выходом второго сдвигового ре гистра, первые входы элементов И первой группы соединены с первым выходом второго сдвигового регистра, вход телевизионного датчика соединен с первым выходом распределителя импульсов, четвертый вход блока выделения начала фигуры соединен с вторым выходом распределителя импульсов, вторые входы элементов И первой группы соединены с третьим выходом распределителя импульсов, первые входы элементов И второй группы являются первым входом устройства, а вторые входы соединены с четвертым выходом распределителя импульсов, первые входы элементов ИЛИ первой группы соединены с выходами элементов И первой группы, вторые входы элементов ИЛИ первой группы соединены с выхо- q дами элементов И второй группы, а третьи S9 входы соединены с пятым выходом распределителя импульсов, второй вход блока памяти соединен с выходами элементов ИЛИ первой группы, третий вход соединен с шестым выходом распределителя импульсов, а четвертый вход блока памяти соединен с первым выходом детектора связности, первый вход которого соединен с выходом блока памяти, второй вход детектора связности соединен с седьмым выходом распределителя импульсов, а второй выход детектора связности соединен с вторым входом первого элемента и, вход распределителя импульсов является вторым входом устройства.

2. Устройство по π. 1, отличающееся тем, что селектор признаков связности содержит третью, четвертую и пятую группы элементов И и вторую группу элементов ИЛИ, причем первые входы элементов ИЛИ второй группы соединены с выходами элементов И третьей группы, вторые входы элементов ИЛИ второй группы соединены с выходами элементов И четвертой группы, а третьи входы элементов ИЛИ второй группы соединены с выходами элементов И пятой группы, выходы элементов ИЛИ второй группы являются выходом селектора

SU „,.1188765 признаков связности, первые входы элементов И третьей группы являются первым входом селектора признаков связности, вторые входы элементов И третьей группы соединены с первыми входами элементов И четвертой и пятой групп и являются четвертым входом селектора признаков связности, третьи входы элементов И третьей группы соединены с вторыми входами элементов И четвертой и пятой групп и являются третьим входом селектора признаков связности, четвертые входы элементов И третьей группы соединены с третьими входами элементов И пятой группы и являются вторым входом селектора признаков связности, третьи входы элементов И четвертой группы являются пятым входом селектора признаков связности, четвертые входы элементов И пятой группы являются шестым входом селектора признаков связности.

3. Устройство по π. 1, отличающееся тем, что детектор связности содержит третью группу элементов ИЛИ, регистр, шестую группу элементов И, первый элемент ИЛИ и второй элемент ИЛИ, причем первые входы элементов И шестой группы соединены с первыми входами элементов ИЛИ третьей группы и являются первым входом детектора связности, вторые входы элементов И шестой группы и вторые выходы элементов ИЛИ третьей группы соединены с выходами регистра и являются первым выходом детектора связности, выходы элементов И шестой группы соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и является вторым выходом детектора связности, второй вход второго элемента ИЛИ является вторым входом детектора связности, а его выход соединен с первым входом регистра, выходы элементов ИЛИ третьей группы соединены с вторым входом регистра.

4. Устройство по π. 1, отличающееся тем, что распределитель импульсов содержит синхрогенератор, первый триггер, второй и третий элементы И, первый и второй счетчики, второй формирователь, второй триггер, коммутатор, блок сравнения, третий элемент ИЛИ и четвертый элемент ИЛИ, причем первый выход синхрогенератора является первым выходом распределителя импульсов, первый вход триггера соединен с вторым выходом синхрогенератора и является вторым выходом распределителя импульсов, выход первого триггера соединен с первым входом второго элемента И, с первым входом третьего элемента И и с первым входом четвертого элемента ИЛИ, третий выход синхрогенератора соединен с вторым входом второго элемента И, выход которого соединен с первым входом первого счетчика, первый выход которого соединен с первыми входами коммутатора и блока сравнения, вторые входы коммутатора и блока сравнения соединены с первым выходом второго счетчика, второй выход которого соединен с первым входом второго триггера, выход которого соединен с вторым входом четвертого элемента ИЛИ и является четвертым выходом распределителя импульсов, вторые входы второго триггера, первого и второго счетчиков соединены с входом распределителя импульсов, третий вход коммутатора и первый вход третьего элемента ИЛИ соединены с вторым выходом первого счетчика, выход коммутатора соединен с вторым входом третьего элемента И, выход которого является пятым выходом распределителя импульсов, выход блока сравнения соединен с входом второго формирователя, выход которого является седьмым выходом распределителя импульсов, выход третьего элемента ИЛИ является шестым выходом распределителя импульсов, выход четвертого элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и является третьим выходом распределителя импульсов.