SU1621022A1

SU1621022A1 - Устройство дл умножени

Info

Publication number: SU1621022A1
Application number: SU884471761A
Authority: SU
Inventors: Александр Игоревич Гостев; Нина Сергеевна Прокофьева
Original assignee: Предприятие П/Я А-1178
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1991-01-15

Abstract

Изобретение относитс к вычислительной технике, Цель изобретени - повышение быстродействи - достигаетс лпедением в устройство, содержащее регистр, множимого 1 и множител 2, матричный умножитель 7, сумматор 8, регистр 9 результата, буферный блок 10 и блок 14 управлени , до- полнитс пьньгх регистров множимо о 3 и множител 4 и мультиплексоров 5 и 6. 1 ип.

Description

Изобретение относитс к вычислительной технике и может быть использовано в цифровых процессорах.обработки сигналов.

Целью изобретени вл етс повы- шение быстродействи устройства.

На чертеже изображена блок-схема устройства дл умножени .

Устройство содержит первый регист 1 множимого, первый регистр 2 множител , второй регистр 3 множимого, второй регистр 4 множител , мультиплексор 5, мультиплексор 6, матричный умножитель 7, сумматор 8, регист 9 результата, буферный блок 10 (три- стабильные выходные каскады), информационный вход-выход 11, входы 12, 13 управлени приемом информации, блок 14 управлени , при этом входы 15, 16 управлени мультиплексора 5 подключены соответственно к выходам 17, 18 блока 14 управлени , входы 19, 20 управлени мультиплексора 6 подключены соответственно к выходам 17, 18 блока 14 управлени , первый информационный вход 21 мультиплексора 5 подключен к выходу регистра 1, а второй информационный вход 22 - к выходу регистра 3, первый информа- ционный вход 23 мультиплексора 6 подключен к выходу регистра 2, а второй информационный вход 24 - к выходу регистра 4, выход мультиплексора 5 подключен к входу 25 матричного умножител 7, выход мультиплексора 6- к входу 26 матричного умножител 7, входы 27-30 управлени регистров 1- 4 множимого и множител подключены соответственно к выходам 31-34 бло- ка 14 управлени , входы 35-38 управлени режимом работы устройства - к блоку 14 управлени .

Устройство дл умножени работает следующим образом

По сигналу, поступающему с выхода 21 блока 14 управлени , входна информаци множимого записываетс в первый регистр 1 множимого, по сиг налу, поступающему с выхода 32, входна информаци множител записываетс в первый регистр 2 множител , где она сохран етс на все врем операции умножени . По сигналу с выхода 17 блока 14 управлени через мультиплексоры 5 и 6 информаци поступает на входы 25 и 26 матричного умножител 7.

Q Q

5

Q

5

Во врем выполнени операции умножени (в случае режима с накоплением и суммировани ) во вторые регистры 3, 4 множимого и множител по сигналам, поступающим с выходов 33 и 34 блока 14 управлени соответственно , производитс запись очередных сомножителей, которые поступают через мультиплексоры 5 и 6 на входы 25 и 26 матричного умножител 7 по сигналам, поступающим с выхода 18 блока 14 управлени .

Таким образом, происходит совмещение во времени операций умножени и приема в регистры очередных сомножителей , что повышает быстродействие устройства, при этом уменьшаетс количество внешних выводов за счет использовани одних и тех же выводов дл приема-выдачи сомножителей и произведени .

Claims

Формула изобретени

Устройство дл умножени , содержащее первый регистр множимого, первый регистр множител , регистр результата , матричный умножитель, сумматор , блок управлени , буферный блок, причем выход матричного умножител подключен к первому информационному входу сумматора, второй информационный вход которого соединен с выходом регистра результата и информационным входом буферного блока, выход которого соединен с информационным входом-выходом устройства, выход сумматора подключен к информационному входу регистра результата, входы управлени первых регистров множимого и множител , сумматора, регистра результата и буферного блока подключены к соответствующим выходам блока управлени , входы которого соединены с входами управлени приемом информации и входами управлени режимом работы устройства, информационный вход первого регистра множител соединен с информационным входом-выходом устройства, отличающеес тем, что, с целью повышени быстродействи , в него введены второй регистр множимого, второй регистр множител , два мультиплексора, входы управлени которых: подключены к соответствующим выходам блока управлени , перные информационные вхо5 16210226

ды подключены к выходам первых ре-управлени вторых регистров множимогистров множимого и множител соот-го и множител соединены с с-оотпетветственно , вторые информационныествующими рыходами блока управпени ,

входы подключены к выходам вторыхс информационные входы первого регистрегистров множимого и множител соот-ра множимого и вторых регистров мноветственно , а гыходы подключены кжимого и множител соединены с инфорвходам матричного умножител , входымационным входом-выходом устройства

i